1.官方bug（显示问题不影响使用）
2.我们都知道IDELAYE2的IDELAY_TYPE("VAR_LOAD"), 为这个模式的时候，是可以自主写入idelay延迟进行IOdelay的。但这个IP启用了这个模式后，延迟输出CNTVALUEOUT却没有正确反馈。
3.打开IP-顶层发现in_delay_reset信号作为了VAR_LOAD模式的LD信号。所以我们接下来试试着抬高一个周期的in_delay_reset信号。
4.输入延迟成功。
相关推荐
szxinmai主板定制专家14 小时前
Zynq MPSoC实现半导体真空腔体状态监测｜FPGA多传感器时序同步采集方案学习FPGA的电气小兴兴16 小时前
基于FPGA的DDS信号发生器设计，生成频率可调的正弦波、三角波、锯齿波和方波szxinmai主板定制专家1 天前
Zynq MPSoC半导体高精度运动控制方案｜FPGA硬件插补实现亚微米级伺服实时控制g3voip2 天前
工业防爆电话选型指南：防爆参数、SIP接入与调度系统集成星夜离尘562 天前
ILA 在线调试：Vivado 抓取片内信号与定位下板问题（附完整实操）jz_ddk2 天前
[学习] 深入理解 USB 通信与 FPGA 实现：从协议到逻辑设计2401_873479402 天前
IP地址位置精确查询的原理是怎样的？从城市级到街道级的技术拆解星夜离尘563 天前
PWM 信号生成与呼吸灯：占空比控制、按键调光与舵机扩展（附完整 Verilog 实操）zlinear数据采集卡3 天前
ZLinear DABM-D223 通信协议与软件开发全解析：从 USB CDC 到 DDS 波形输出