关于selectio IP的一些问题

1.官方bug(显示问题不影响使用)

2.我们都知道IDELAYE2的IDELAY_TYPE("VAR_LOAD"), 为这个模式的时候,是可以自主写入idelay延迟进行IOdelay的。但这个IP启用了这个模式后,延迟输出CNTVALUEOUT却没有正确反馈。

3.打开IP-顶层发现in_delay_reset信号作为了VAR_LOAD模式的LD信号。所以我们接下来试试着抬高一个周期的in_delay_reset信号。

4.输入延迟成功。

相关推荐
奋斗的阿狸_198611 小时前
ESP32-S3 + ES7210 四通道麦克风录音上传方案
c语言·开发语言·fpga开发
hahaha601612 小时前
FPGA+ARM实现AWB的全流程
人工智能·嵌入式硬件·算法·计算机视觉·fpga开发
unicrom_深圳市由你创科技15 小时前
板上调试,先抓哪些信号?排查顺序是什么?
fpga开发
北城笑笑18 小时前
FPGA 55 ,FPGA 行业 2026 发展分析与报告
fpga开发·fpga
Jason_zhao_MR19 小时前
新一代电能数据采集终端方案
linux·人工智能·嵌入式硬件·fpga开发·嵌入式
YumiProxy2 天前
代理IP自动切换实战:会话保持与请求头配置避坑指南
服务器·网络·网络协议·tcp/ip·ip
ERROR:992 天前
AMD Ross没有介入Vivado的私生活
fpga开发
Riwuarua2 天前
从近似 0 基础开始 FPGA 开发——Part.18:FPGA 复位系统与可靠启动设计
fpga开发
智感子3 天前
测控链路:从传感器到上位机
人工智能·嵌入式硬件·fpga开发
洋不写bug4 天前
初识网络通信,网络发展背景,TCP/IP五层模型简介
计算机网络·网络编程·协议·ip·端口号·tcp/ip模型·网络发展背景