关于selectio IP的一些问题

1.官方bug(显示问题不影响使用)

2.我们都知道IDELAYE2的IDELAY_TYPE("VAR_LOAD"), 为这个模式的时候,是可以自主写入idelay延迟进行IOdelay的。但这个IP启用了这个模式后,延迟输出CNTVALUEOUT却没有正确反馈。

3.打开IP-顶层发现in_delay_reset信号作为了VAR_LOAD模式的LD信号。所以我们接下来试试着抬高一个周期的in_delay_reset信号。

4.输入延迟成功。

相关推荐
GateWorld7 小时前
FPGA内部模块详解之五FPGA的“对外窗口”——可编程输入输出单元(I/O Logic)
fpga开发·iologic
ZPC821011 小时前
FPGA IP核协议清单
fpga开发
fei_sun11 小时前
FPGA与CPU数据通信(待补充)
fpga开发
m0_5982500012 小时前
FPGA硬件设计-DDR4引脚分配设计规则
fpga开发
XMAIPC_Robot12 小时前
基于RK3588 ARM+FPGA的电火花数控系统设计与测试(三)
运维·arm开发·人工智能·fpga开发·边缘计算
XMAIPC_Robot15 小时前
基于RK3588 ARM+FPGA的电火花数控硬件平台总体设计(二)
运维·arm开发·人工智能·fpga开发·边缘计算
ALINX技术博客17 小时前
【黑金云课堂笔记】第一~二期FPGA知识点总结
笔记·fpga开发
2402910033717 小时前
modelsim入门--从安装到第一个程序
fpga开发
我爱C编程17 小时前
【3.1】基于FPGA的FFT/IFFT模块开发——前言/目录
fpga开发·教程·通信·fft·傅里叶变换
ZPC821018 小时前
RDMA 与RoCE v2
fpga开发