1.官方bug（显示问题不影响使用）
2.我们都知道IDELAYE2的IDELAY_TYPE("VAR_LOAD"), 为这个模式的时候，是可以自主写入idelay延迟进行IOdelay的。但这个IP启用了这个模式后，延迟输出CNTVALUEOUT却没有正确反馈。
3.打开IP-顶层发现in_delay_reset信号作为了VAR_LOAD模式的LD信号。所以我们接下来试试着抬高一个周期的in_delay_reset信号。
4.输入延迟成功。
相关推荐
minglie16 小时前
AXI UART_LITE linux测试Kendra9197 小时前
服务器上架流程Terasic友晶科技9 小时前
2-DE10-Nano的HDMI彩条显示案例（分辨率可切换）—— VGA显示控制器模块设计kanhao10010 小时前
电平交叉采样 (Level-Crossing Sampling)忙什么果21 小时前
上位机、下位机、FPGA、算法放在哪层合适？博览鸿蒙1 天前
从迷茫自学到稳定入行：我的 FPGA 上岸全过程芯门1 天前
FPGA商用级ISP（二）：镜头阴影校正（LSC）的网格增益插值与并行硬件架构实现Felven1 天前
corundum 40G开源网卡测试结果顾知行1 天前
ABB PC D230 3BHE022291R0101 励磁CCM测量板