1.官方bug（显示问题不影响使用）
2.我们都知道IDELAYE2的IDELAY_TYPE("VAR_LOAD"), 为这个模式的时候，是可以自主写入idelay延迟进行IOdelay的。但这个IP启用了这个模式后，延迟输出CNTVALUEOUT却没有正确反馈。
3.打开IP-顶层发现in_delay_reset信号作为了VAR_LOAD模式的LD信号。所以我们接下来试试着抬高一个周期的in_delay_reset信号。
4.输入延迟成功。
相关推荐
坏孩子的诺亚方舟12 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系FPGA小徐12 天前
入门 CNN 结构全解析｜从流程图理论到 FPGA Verilog 硬件实现（含习题带讲解）FPGA小徐12 天前
FPGA 数字信号处理：并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现Saniffer_SH13 天前
【高清视频】Gen6 服务器还没到，Gen6 SSD 怎么测？Emily 现场演示三种测试环境zlinear数据采集卡13 天前
双核架构深度解析：ARM+FPGA如何让数据采集卡实现500Ksps高性能？9527华安13 天前
FPGA实现GTH Transceivers Wizard传输2路视频，基于aurora 8b10b编解码架构，提供4套工程源码和技术支持未来侦察班14 天前
网络协议 网络层，万物归于IPFPGA小徐14 天前
FPGA 数字信号处理（二）：并行 FIR 滤波器的 Verilog 全流程设计与实现国科安芯14 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究ALINX技术博客14 天前
【黑金云课堂】FPGA技术教程FPGA基础：I2C 总线通信技术