关于selectio IP的一些问题

1.官方bug(显示问题不影响使用)

2.我们都知道IDELAYE2的IDELAY_TYPE("VAR_LOAD"), 为这个模式的时候,是可以自主写入idelay延迟进行IOdelay的。但这个IP启用了这个模式后,延迟输出CNTVALUEOUT却没有正确反馈。

3.打开IP-顶层发现in_delay_reset信号作为了VAR_LOAD模式的LD信号。所以我们接下来试试着抬高一个周期的in_delay_reset信号。

4.输入延迟成功。

相关推荐
第二层皮-合肥10 小时前
【数据采集专栏】时钟同步(有时钟卡方案)
fpga开发
Irissgwe12 小时前
9、数据链路层
linux·网络·mac·ip·数据链路层·arp协议·以太网帧格式
XINVRY-FPGA13 小时前
XCKU035-2FBVA676I AMD Xilinx Kintex UltraScale FPGA
arm开发·嵌入式硬件·网络安全·fpga开发·硬件工程·信号处理·fpga
米琪脆脆屋13 小时前
0-1学习FPGA之底层资源——LUT
fpga开发·fpga
TTGGGFF15 小时前
ModelSim SE 10.1c 超详细安装与激活保姆级教程(图文详解 2026 仅供学习)
学习·fpga开发
Aaron15881 天前
无人机反制中AOA+TDOA联合定位技术与雷达探测定位技术的应用对比分析
arm开发·嵌入式硬件·fpga开发·硬件工程·无人机·信息与通信·信号处理
暴风雨中的白杨1 天前
fpga复位电平与资源消耗对比测试
fpga开发
网络研究院1 天前
Google 恢复了用于 AdSense 中 B2B 帐户定向完整的 IP 地址
搜索引擎·google·ip·谷歌·广告·adsense
ALINX技术博客1 天前
【黑金云课堂】FPGA技术教程Linux开发:NVMe/Qt/OpenCV人脸检测
linux·qt·fpga开发
第二层皮-合肥1 天前
【数据采集专栏】触发模式的设计
fpga开发