1.官方bug（显示问题不影响使用）
2.我们都知道IDELAYE2的IDELAY_TYPE("VAR_LOAD"), 为这个模式的时候，是可以自主写入idelay延迟进行IOdelay的。但这个IP启用了这个模式后，延迟输出CNTVALUEOUT却没有正确反馈。
3.打开IP-顶层发现in_delay_reset信号作为了VAR_LOAD模式的LD信号。所以我们接下来试试着抬高一个周期的in_delay_reset信号。
4.输入延迟成功。
相关推荐
Riwuarua12 小时前
从近似0基础开始FPGA开发 -- part.14 JESD204协议、IP核与嵌入式初始化胡志辉的博客12 小时前
【完全开源】IP 纯净度检测 可一键部署到自己的CFcsdn_aspnet12 小时前
.NetCore Webapi 接口验证请求来源第二层皮-合肥1 天前
Vivado 自动生成的 AXI‑Lite 从机 IP 的操作步骤blue_ice .1 天前
Verilog DDS 数字信号发生器：DAC 输出模拟波形与 ADC 回采观测薛定谔的bug~1 天前
【vivado】10G ibert 工程博览鸿蒙1 天前
新手怎么挑一块靠谱的FPGA开发板？威嵌神州1 天前
VxWorks6.9 BSP 适配：飞腾 D2000/FT2000/4 平台、驱动开发IPdodo_2 天前
住宅 IP 与数据中心 IP 到底差在哪：用 RDAP、BGP 和多源证据做工程判定xiaoye-duck2 天前
《Linux 网络编程》深入理解 IP 协议（一）：网络层基础与 IP 协议头详解