高速接口基础

高速接口基础


文章目录


前言


一、

CDR:通过4B/5B编码进行时钟恢复。类似PLL去调整相位,调整的时钟的上升沿处于数据中点(最佳采样点)。

二、GT

serdes:串化。ser 串化 。des解串。

fpga内部硬核电路serdes:8bit转1bit,如果保持带宽不变,那么clk需要8倍。因此FPGA不支持这么高速率,因此使用专用硬件asic(硬核)

高速用串行:并行的线不容易保持严格等长(建立时间和保持时间需要都满足)

编码:8B/10B,均匀分布0和1。用于更好的恢复时钟(CDR)。连续的11111111111,不好恢复时钟和相位。

  • K码:8bit拆 3+5=》4+6 。例:K28.5 。5为101。28为101000 ,则传输的数据为101_1 1100。
  • D码:数据码 D16.2 。为010_100000

电平标准:CML。

发送通道和上层协议无关。软件协议和物理介质是无关的,光纤和铜轴都可以传

三、手册

手册:UG476

相关推荐
范纹杉想快点毕业5 小时前
单片机开发中的队列数据结构详解,队列数据结构在单片机软件开发中的应用详解,C语言
c语言·数据库·stm32·单片机·嵌入式硬件·mongodb·fpga开发
小灰灰的FPGA6 小时前
9.9元奶茶项目:matlab+FPGA的cordic算法(向量模式)计算相位角
算法·matlab·fpga开发
电子凉冰6 小时前
FPGA强化-DDS信号发生器
fpga开发
上园村蜻蜓队长7 小时前
ARM芯片架构之DAP:AXI-AP 技术详解
arm开发·fpga开发·架构·rtl
一只嵌入式爱好者9 小时前
Xilinx FPGA上电和配置
fpga开发·硬件架构·xilinx
ThreeYear_s11 小时前
【FPGA+DSP系列】——(3)中断学习(以定时器中断为例)
单片机·学习·fpga开发
XINVRY-FPGA13 小时前
XCVU13P-2FLGA2577I Xilinx AMD VirtexUltraScale+ FPGA
嵌入式硬件·fpga开发·云计算·硬件工程·dsp开发·射频工程·fpga
上园村蜻蜓队长15 小时前
ARM芯片架构之调试访问端口(DAP)
arm开发·单片机·fpga开发·架构
电子凉冰17 小时前
FPGA强化-简易频率计
fpga开发
ehiway1 天前
中科亿海微SoM模组——国产散热控制板
fpga开发