FPGA学习笔记——用Vitis IDE生成工程(串口发送)

一、任务

简单的用Vitis IDE生成串口发送模块。


二、过程

1.先用Vivado创建Block Design

2.配置相应参数

注意:要根据自己的开发板型号确定参数。

3.生成顶层

4.导出文件

5.用Vitis IDE生成工程

6.调试下载


三、实验现象


以上就是用Vitis IDE生成工程。(如果有错误的地方,还请大家指出来,谢谢!)

相关推荐
yyyyy_abc4 小时前
ceph学习笔记
笔记·ceph·学习
晓梦林4 小时前
ximai靶场学习笔记
android·笔记·学习
nashane5 小时前
HarmonyOS 6学习:外接键盘CapsLock与长截图功能的实战调试与完整解决方案
学习·华为·计算机外设·harmonyos
IT19955 小时前
Dify笔记-创建自定义工具连接到自建的OpenAPI Schema服务
笔记
一口吃俩胖子5 小时前
【脉宽调制DCDC功率变换学习笔记021】时域性能准则
笔记·学习
starvapour6 小时前
SSH笔记
笔记·ssh
传感器与混合集成电路6 小时前
1/16砖电源模块使能逻辑解析与上电时序设计
fpga开发
@杰克成7 小时前
Java学习30
java·开发语言·学习
三品吉他手会点灯7 小时前
C语言学习笔记 - 40.数据类型 - scanf函数的编程规范与非法输入处理
c语言·开发语言·笔记·学习
大G的笔记本7 小时前
synchronized 的原理(简单版)
笔记