FPGA学习笔记——用Vitis IDE生成工程(串口发送)

一、任务

简单的用Vitis IDE生成串口发送模块。


二、过程

1.先用Vivado创建Block Design

2.配置相应参数

注意:要根据自己的开发板型号确定参数。

3.生成顶层

4.导出文件

5.用Vitis IDE生成工程

6.调试下载


三、实验现象


以上就是用Vitis IDE生成工程。(如果有错误的地方,还请大家指出来,谢谢!)

相关推荐
say_fall13 小时前
C语言编程实战:每日刷题 - day2
c语言·开发语言·学习
XINVRY-FPGA16 小时前
XC95288XL-10TQG144I Xilinx AMD CPLD
arm开发·单片机·嵌入式硬件·mcu·fpga开发·硬件工程·fpga
i道i18 小时前
Verilog 利用伪随机,时序,按键消抖等,实现一个(打地鼠)游戏
游戏·fpga开发·verilog
潇冉沐晴19 小时前
div2 1052 个人补题笔记
笔记
立志成为大牛的小牛20 小时前
数据结构——四十一、分块查找(索引顺序查找)(王道408)
数据结构·学习·程序人生·考研·算法
蒙奇D索大20 小时前
【计算机网络】[特殊字符] 408高频考点 | 数据链路层组帧:从字符计数到违规编码,一文学透四大实现方法
网络·笔记·学习·计算机网络·考研
遇印记20 小时前
蓝桥java蜗牛
java·学习·蓝桥杯
格鸰爱童话20 小时前
next.js学习——react入门
学习·react.js·node.js
njsgcs20 小时前
tekla 使用笔记 切管 分割指定长度的管
笔记·tekla