FPGA学习笔记——用Vitis IDE生成工程(串口发送)

一、任务

简单的用Vitis IDE生成串口发送模块。


二、过程

1.先用Vivado创建Block Design

2.配置相应参数

注意:要根据自己的开发板型号确定参数。

3.生成顶层

4.导出文件

5.用Vitis IDE生成工程

6.调试下载


三、实验现象


以上就是用Vitis IDE生成工程。(如果有错误的地方,还请大家指出来,谢谢!)

相关推荐
hanlin035 分钟前
刷题笔记:力扣第41题-缺失的第一个正数
笔记·算法·leetcode
自不量力的A同学1 小时前
开源一站式智能终端 uniTerm v1.9.4 发布
笔记
潜心一志1 小时前
HALCON软件——基础语法
学习·计算机视觉
babe小鑫2 小时前
信息与计算科学专业应届生面试 怎么证明自己能解决业务问题
学习·r语言·excel
91刘仁德2 小时前
C++ 继承和多态 设计模式
c语言·c++·笔记
天国梦2 小时前
实测天学网AI作文批改:三篇作文,语法纠错与语篇逻辑的真实表现
人工智能·学习
m4Rk_2 小时前
【论文阅读】Agent 记忆机制(75):TiMem——用时间记忆树实现长期记忆的层级巩固
论文阅读·人工智能·学习·开源·github
库玛西2 小时前
哈夫曼树与前缀编码:数据压缩的贪心核心
c语言·c++·笔记·考研
外收内放2 小时前
Python与AI应用(项目开发实战:AI智能伴侣第三版)
python·学习·ai编程
pddqjd3 小时前
顺德区中考美术集训画室概念释义与核心服务要点梳理
学习