FPGA学习笔记——用Vitis IDE生成工程(串口发送)

一、任务

简单的用Vitis IDE生成串口发送模块。


二、过程

1.先用Vivado创建Block Design

2.配置相应参数

注意:要根据自己的开发板型号确定参数。

3.生成顶层

4.导出文件

5.用Vitis IDE生成工程

6.调试下载


三、实验现象


以上就是用Vitis IDE生成工程。(如果有错误的地方,还请大家指出来,谢谢!)

相关推荐
AomanHao4 分钟前
【阅读笔记】Bayer阵列坏点校正-《Adaptive pixel defect correction》
图像处理·笔记·isp·坏点补偿
yewq-cn8 分钟前
Joplin 客户端与服务端
笔记
我的xiaodoujiao9 分钟前
使用 Python 语言 从 0 到 1 搭建完整 Web UI自动化测试学习系列 39--生成 Allure测试报告
python·学习·测试工具·pytest
QiZhang | UESTC10 分钟前
学习日记day53
学习
qq_5710993511 分钟前
学习周报三十
学习
佑白雪乐12 分钟前
<王道操作系统第1集>1.1.1~1.3.1
笔记
风行男孩16 分钟前
stm32基础学习——串口(USART)的基本使用
stm32·嵌入式硬件·学习
诺狞猫17 分钟前
SF32LB52-i2c驱动TM1650
学习·sifli
却道天凉_好个秋20 分钟前
音视频学习(八十二):mp4v
学习·音视频·mp4v
好奇龙猫24 分钟前
【大学院-筆記試験練習:数据库(データベース問題訓練) と 软件工程(ソフトウェア)(6)】
学习