上一篇我们梳理了 ARM 硬件基础，本篇聚焦ARM 核心架构考点------ 包括哈佛/冯诺依曼结构、流水线技术、工作模式、寄存器、指令集等高频面试题，这些知识点直接考察对 ARM 体系的底层理解，是区分初级与中级嵌入式工程师的关键，建议结合实战场景深度记忆！
1 哈佛结构与冯诺依曼结构（底层架构核心）
ARM 处理器的架构设计基于这两种经典结构，需明确 "定义 + 差异 + ARM 应用"：
1.1 核心定义与区别
|------------|-----------------------------------|--------------------------------------------------|
| 结构类型 | 核心特征 | 优缺点 |
| 冯诺依曼结构 | 指令和数据统一编址，共享一条地址 / 数据总线 | ✅ 优点：资源利用率高（总线复用），适用于通用计算； ❌ 缺点：指令读取和数据访问冲突，并行性差 |
| 哈佛结构 | 指令和数据独立编址，两条独立总线（指令总线 + 数据总线） | ✅ 优点：指令读取和数据访问可并行，运算速度快、吞吐量大；❌ 缺点：总线资源占用多，成本略高 |
1.2 ARM 中的应用（面试易错点）
⚠️ 关键考点：不同 ARM 内核的结构差异！
- ARM7 系列：采用三级流水线 + 冯诺依曼结构（兼顾通用与简单性）；
- ARM9 及以上系列（如 ARM926EJ-S、ARM11）：采用五级流水线 + 哈佛结构（提升并行性和处理速度）。
1.3 应用场景总结
- 冯诺依曼结构：通用计算机（PC、服务器）、低端嵌入式设备（对速度要求不高）；
- 哈佛结构：嵌入式高端设备（手机、智能硬件）、实时控制系统（对速度和吞吐要求高）。
2 ARM 流水线技术（性能优化核心）
流水线是 ARM 提升指令执行效率的关键技术，需掌握 "定义 + 级数 + PC 指针特性 + 中断处理"：
2.1 核心定义
通过多个功能部件并行工作，将指令执行拆分为多阶段，缩短单条指令执行时间，提高处理器吞吐率（本质是 "空间换时间"）。
2.2 ARM 经典流水线级数
|------------|-----------|--------------------------------------------------|----------------------------------------|
| ARM 内核 | 流水线级数 | 核心阶段（以 ARM7 三级为例） | 性能提升逻辑 |
| ARM7 | 三级 | 1. 取指（从存储器加载指令）； 2. 译码（识别指令操作）； 3.执行（处理指令并写回寄存器） | 并行执行 3 条指令（如：指令 1 执行时，指令 2 译码、指令 3 取指） |
| ARM9 | 五级 | 取指→译码→执行→访存→写回 | 进一步拆分阶段，简化单级逻辑，提升时钟频率 |
2.3 面试核心：PC 指针与指令地址关系（高频问答）
ARM 状态下（指令 4 字节对齐），PC（R15）的指向是面试必考点：
✅ 核心结论：PC 指向 "正在取指" 的指令，与 "正在执行" 的指令相差 8 字节（即 2 条指令）。
- 正在执行的指令地址 = PC - 8；
- 正在译码的指令地址 = PC - 4；
- 示例：若当前执行指令地址为 0x1000，则 PC=0x1008（正在取指 0x1008 处指令）。
2.4 中断处理中的 PC 问题（实战考点）
当发生中断时，硬件自动保存的 PC 值为 "当前取指指令地址"（PC = 执行指令地址 + 8），但返回时需修正：
- 问题：若直接返回 PC 值，会跳过 "正在译码" 的指令（PC-4 处）；
- 解决方案：中断返回时执行指令 SUB PC, LR_irq, #4（LR_irq 是中断时保存的 PC 值，减 4 可回到正确的下一条指令地址）。
3 ARM 处理器的工作模式（特权与异常管理）
ARM 有 7 种工作模式，核心是 "特权分级 + 异常处理"，需明确 "模式分类 + 核心特征 + 应用场景"：
3.1 7 种工作模式详细解析
|-----------------|----------------------------------|--------|------------------------------------------|
| 模式名称 | 核心特征 | 特权级别 | 关键用途 |
| 用户模式（USR） | 非特权模式，无硬件资源访问权限，不能切换模式 | 低（非特权） | 用户应用程序运行（如 APP、裸机程序的业务逻辑） |
| 系统模式（SYS） | 特权模式，与 USR 共享寄存器（无 SPSR），可访问所有资源 | 高（特权） | 操作系统特权任务（如内核进程） |
| 管理模式（SVC） | 上电默认模式，特权模式，支持软中断处理 | 高（特权） | 系统初始化（如 Bootloader）、软中断响应（用户模式请求硬件资源时触发） |
| 一般中断模式（IRQ） | 特权模式，处理普通中断（如 UART、GPIO 中断） | 高（特权） | 常规外设中断处理（如按键中断、定时器中断） |
| 快速中断模式（FIQ） | 特权模式，有专用寄存器（R8~R14），中断响应速度最快 | 高（特权） | 高速数据传输（如 Camera、USB）、实时性要求高的场景（如工业控制） |
| 终止模式（ABT） | 特权模式，处理存储访问异常 | 高（特权） | 非法地址访问、无权限内存读取（如 Linux 中的 Segment Fault） |
| 未定义模式（UND） | 特权模式，处理未识别指令 | 高（特权） | 硬件协处理器软件仿真（如未支持的指令集扩展） |
3.2 模式分类总结（面试应答关键）
①特权模式 vs 非特权模式：除 USR 外，其余 6 种均为特权模式（可执行 MRS/MSR 指令修改状态寄存器）；
②异常模式 vs 非异常模式：除 USR、SYS 外，其余 5 种为异常模式（由硬件异常或中断触发进入）；
③FIQ vs IRQ：FIQ 快的核心原因：专用寄存器（R8~R14）无需保存 / 恢复，减少中断延迟。
4 ARM 寄存器体系（编程核心）
ARM 处理器共 37 个寄存器（31 个通用寄存器 + 6 个状态寄存器），需掌握 "分类 + 功能 + 访问规则"：
4.1 通用寄存器（R0~R15）分类与功能
|------------|---------|----------------------------------------------------|---------------------------------------------------|
| 寄存器组 | 范围 | 核心特征 | 关键用途 |
| 未分组寄存器 | R0~R7 | 所有模式下指向同一物理寄存器 | 临时数据存储（如函数参数传递、局部变量），中断切换时需手动保存 |
| 分组寄存器 | R8~R14 | 不同模式下指向不同物理寄存器（FIQ 模式有独立 R8~R14，其余异常模式共享 R8~R12） | - R13（SP）：堆栈指针（每种模式有独立 SP）；4（LR）：链接寄存器（保存子程序返回地址） |
| 程序计数器 | R15（PC） | 指向正在取指的指令（ARM 状态 4 字节对齐，Thumb 状态 2 字节对齐） | 指令地址控制（如跳转、函数调用） |
4.2 状态寄存器（CPSR/SPSR）
- CPSR（当前程序状态寄存器）：所有模式共享，存储当前处理器状态（如模式位、条件标志位、中断禁止位）；
- SPSR（已保存程序状态寄存器）：仅异常模式有（USR、SYS 无），用于保存异常发生前的 CPSR 值，异常返回时恢复。
4.3 面试高频考点
✨ 函数参数传递规则（实战核心）：
- 参数≤4 个：通过 R0~R3 传递；
- 参数＞4 个：剩余参数通过栈传递；
- 返回值：通过 R0 返回。
5 ARM 指令集与工作状态
5.1 两种工作状态（切换是考点）
|--------------|----------|----------|------------------------------------------|
| 工作状态 | 指令长度 | 对齐要求 | 核心特征 |
| ARM 状态 | 32 位 | 4 字节对齐 | 指令功能完整，执行效率高（绝大多数场景使用） |
| Thumb 状态 | 16 位 | 2 字节对齐 | 指令密度高（节省 Flash 空间），可与 ARM 状态切换（通过 BX 指令） |
5.2 指令集分类
- ARM 指令集：32 位，功能全面（如算术运算、逻辑运算、跳转、协处理器指令）；
- Thumb 指令集：16 位，是 ARM 指令集的子集（部分复杂指令不支持），适用于资源受限设备。
6 其他核心考点（高频问答）
6.1 ARM2440 与 6410 的区别（芯片选型考点）
|---------------|---------------------|--------------------------|
| 对比项 | S3C2440 | S3C6410 |
| 内核 | ARM920T | ARM1176ZJF |
| 主频 | 400MHz | 533/667MHz |
| 内存控制器 | SDRAM 控制器 | DDR 内存控制器 |
| 视频处理 | 无硬件编解码 | 支持 MPEG4/H264 硬编解码 |
| 总线架构 | 单总线 | 双总线（内存 + Flash 分离） |
| 启动方式 | 较单一（Nor/Nand Flash） | 灵活（SD/Nor/Nand/OneFlash） |
| 扩展接口 | 基础接口（UART/SPI/SD） | 丰富（TV-out/CF/S-Video） |
| 图形加速 | 无 | 支持 2D/3D 图形加速 |
| NAND Flash 支持 | 仅 SLC | SLC+MLC（更大存储） |
6.2 协处理器指令（3 类功能）
- 协处理器初始化（如 PLL 配置、MMU 初始化）；
- ARM 寄存器与协处理器寄存器数据传送（如 MCR/MRC 指令）；
- 协处理器寄存器与内存数据传送（如 LDC/STC 指令）。
6.3 PLL（锁相环）核心原理
定义：以输入晶振为参考源，通过频率综合电路产生与参考源 "同源锁相" 的不同频率时钟信号；
核心作用：
- 产生处理器所需高频时钟（如 10MHz 晶振→400MHz CPU 主频）；
- 保证多模块时钟同源（避免相位漂移，如 CPU、外设、内存时钟同步）；
通俗比喻：参考源是 "标准钟"，PLL 是 "校准器"，让所有设备的时钟都以 "标准钟" 为基准，即使频率不同也不会偏差。
6.4 为什么 S3C2440 内存起始地址是 0x30000000？
- S3C2440 有 8 个固定内存块（Bank0~Bank7），仅 Bank6、Bank7 支持 SDRAM（嵌入式系统常用内存）；
- Bank6 的默认起始地址为 0x30000000（Bank0~Bank5 为 ROM / 静态存储区），因此 SDRAM 初始化后，内存起始地址为 0x30000000。
7 总结
本篇覆盖 ARM 核心架构的 8 大高频考点，重点突出 "底层原理 + 实战应用 + 面试易错点"，建议：
- 结合 ARM 手册（如 ARM7TDMI 数据手册）理解寄存器和流水线细节；
- 用实际芯片（如 S3C2440/6410）验证指令执行、中断处理流程；
- 记忆时多联想 "为什么这么设计"（如 FIQ 的专用寄存器是为了减少延迟）。
下一篇将更新**《ARM 体系与架构面试题（三）ARM中断与异常篇》**，关注不迷路！如有疑问，欢迎在评论区交流～