FPGA学习篇——Verilog学习之“触摸按键控制LED灯”

今天正式上板，成功点灯嘻嘻~

1.设计规划及波形绘制

1.1触摸按键原理

机械按键VS触摸按键：

先从正点原子FPGA开发板来对比一下两种按键，粉色框是我们常使用的机械按键，而红色框就是触摸按键。

其实生活中触摸按键也很常见，以下几种都是触摸按键。

写verilog时，机械按键才需要消抖，触摸按键不需要消抖！

1.2波形绘制及实验目标

实验目标：按下触摸按键一次，LED灯点亮，再按下触摸按键，LED熄灭。

**模块框图：**三输入一输出。

波形绘制：

首先：按下触摸按键（touch_key信号）为低电平，LED灯低电平亮。

（1）如果直接只有三个输入，一个输出。

当检测到touch_key为低电平且时钟上升沿时LED点亮（红色线），当检测到touch_key为低电平且时钟上升沿时LED熄灭（绿色线）。

此时的led输出波形如下图所示，这种情况下led：亮------熄灭------亮。换言之，这种设计需要一直按下才能使得led一直亮。

与我们的目标不符合。

（错误波形）

（2）使用两级寄存器同步和标志信号实现下降沿检测。

为了实现目标，可以当检测到touch_key的下降沿时led点亮，下一次检测到touch_key的下降沿时在熄灭（即取反操作）。

那么如何检测下降沿？（注意always块中一般写clk和rst信号的沿检测，最好不写其他信号）

使用两级寄存器同步：

touch_key_1实现第一级同步，使得touch_key下降沿与时钟对齐。

touch_key_2实现touch_key_1慢一拍的效果。

使用组合逻辑：当touch_key_1为低电平且touch_key_2为高电平时flag信号拉高

（看红色线，flag马上跳变了，而不是等下一个时钟上升沿才跳变，所以是组合逻辑。）
通过两级寄存器得到了一个单周期脉冲的flag信号，那么，时钟上升沿且检测到flag为1时，led取反即可，就可以实现目标了。

2.代码编写

复制代码

module capacity_key
(
    input               sys_clk     ,
    input               rst_n       ,
    input               touch_key   ,

    output reg[0:0]     led 
);


reg     [0:0]   touch_key1;
reg     [0:0]   touch_key2;
wire     [0:0]   touch_flag;

//============================================两级寄存器提取按键下降沿（也可以消除亚稳态）==================================
//按键低电平按下
always @(posedge sys_clk or negedge rst_n) begin
    if(!rst_n)begin
        touch_key1 <= 1'b1;
        touch_key2 <= 1'b1;
    end
    else begin
        touch_key1 <= touch_key;
        touch_key2 <= touch_key1;
    end       
end

assign touch_flag = touch_key1 == 1'b0 && touch_key2 == 1'b1;
//=======================================================================================================================

//led灯低电平点亮
always @(posedge sys_clk or negedge rst_n) begin
    if(!rst_n)
        led <= 1'b1;  
    else if (touch_flag == 1'b1) 
        led <= ~led;
    else 
        led <= led;
end


endmodule