"IC 和 FPGA 到底有什么区别？"
这个问题几乎是所有刚接触硬件方向的人都会问的。
如果从工程角度去回答，其实并不简单。用一句业内常说的话来形容就是：
这就像在不知道对方绘画基础的情况下，让他分清写意画和素描的区别。
所以本文不从概念出发，也不做教科书式解释，而是站在工程实践的角度，聊清楚------
IC 和 FPGA 到底差在哪。
IC 与 FPGA，本质上在做什么
先说一个共同点：
不管是 IC 还是 FPGA，本质上都在做一件事------
把电路从"逻辑描述"变成"真实可运行的硬件结构"。
区别在于，这个"落地方式"完全不同。
IC
IC 设计的最终目标，是：
把一整套电路，固化成一块不可更改的硅片。
一旦流片完成：
-
逻辑不可修改
-
结构不可调整
-
错了就是重来
所以 IC 设计从一开始，就必须把所有细节想清楚。
FPGA
FPGA 的核心特性只有一句话：
电路是"可配置"的。
同一块芯片：
-
今天可以是视频处理
-
明天可以是通信逻辑
-
后天可以改成控制系统
逻辑写错了？
重新综合、重新下载即可。
这也是 FPGA 在工程验证、原型开发、产品前期被大量使用的原因。
从"实现方式"看差别
IC：一次性设计
IC 的流程本质是：
RTL → 综合 → 版图 → 流片 → 封装 → 测试
其中最关键的一步，是 版图设计。
-
每一个晶体管都是真实存在的
-
线宽、电阻、电容都会影响性能
-
功耗、时序、良率全部依赖版图质量
所以 IC 工程中，版图是核心岗位之一。
FPGA：结构已定，逻辑可变
FPGA 不需要自己画晶体管，也不需要做物理版图。
芯片厂商已经提前完成了：
-
LUT 结构
-
触发器阵列
-
时钟网络
-
布线资源
工程师要做的，是：
用 HDL 描述逻辑 → 由工具自动映射到现有资源上
你能控制的是：
-
逻辑结构
-
时序约束
-
资源利用率
而不是晶体管级别的实现。
为什么 FPGA 没有"版图工程师"？
这个问题其实很多人问过。
原因很简单：
FPGA 的"版图"，已经被厂商做完了。
你在 FPGA 工程中看到的：
-
place
-
route
-
timing
-
routing congestion
本质上是工具在做"逻辑资源分配"，
而不是工程师在画物理版图。
所以 FPGA 里不存在"版图工程师"这个岗位，取而代之的是：
FPGA 工程师 / 数字逻辑工程师
而在 IC 里：
-
数字前端
-
数字后端
-
模拟版图
-
全定制版图
这些岗位都是真实存在的。
从工程关注点看差别
IC 工程更关注：
-
工艺节点
-
寄生参数
-
时序收敛
-
功耗与面积
-
版图规则
-
流片风险
很多问题，一旦犯错，成本是"百万起步"。
FPGA 工程更关注：
-
逻辑正确性
-
时序是否满足
-
资源是否超限
-
功耗是否可控
-
系统稳定性
问题大多可以通过：
-
改 RTL
-
调约束
-
重新综合
来解决。
这也是为什么 FPGA 被广泛用于：
-
原型验证
-
工业控制
-
通信系统
-
算法加速
工作方式的核心差异
IC 工程师
-
更偏底层
-
更偏物理
-
强依赖工艺
-
项目周期长
-
成果不可逆
FPGA 工程师
-
更偏系统
-
更偏逻辑
-
强依赖架构设计
-
项目节奏快
-
修改成本低
两者都不轻松，只是难点完全不同。
一个现实但很重要的结论
很多人会纠结：
"我到底该选 IC 还是 FPGA？"
但在真实行业里，更重要的问题其实是：
-
你更擅长抽象逻辑，还是底层细节
-
你更适合长期深耕，还是快速迭代
-
你能不能接受流片失败的高风险
-
你是否享受系统级调试的过程
IC 更像"造一栋楼"，
FPGA 更像"搭一个可随时改造的系统"。
没有谁高级，只有适不适合。
写在最后
如果只用一句话概括：
IC 是把电路"刻进硅里"，
FPGA 是把电路"写进芯片"。
一个追求极致与确定性，
一个追求灵活与效率。
理解了这一点，
很多关于 IC 和 FPGA 的争论，其实就不再重要了。