前缀规范
| 前缀 | 类型 | 说明 |
|---|---|---|
i_xxx |
输入信号 | 模块输入 |
o_xxx |
输出信号 | 模块输出 |
r_xxx |
寄存器/时序逻辑 | always 块中的寄存器或存储信号 |
w_xxx |
组合逻辑 / 连线 | wire 类型，纯组合逻辑或模块间连接 |
u_xxx |
子模块实例 | 子模块实例名 |
P_xxx |
参数 | 模块参数 |
L_xxx |
模块内常量 | 优先级低于状态机状态的局部常量 |
S_xxx |
状态机状态 | FSM 状态寄存器 |
端口信号规范
| 信号 | 说明 |
|---|---|
i_clk |
系统时钟 |
i_rst_n |
复位信号，低电平有效 |
i_xxx_valid |
数据有效标志，用于握手或触发数据处理 |
i_xxx_data |
数据信号 |
o_err |
错误指示信号 |
o_xxx_rdy |
模块准备好信号，用于模块间控制数据发送速率 |