芯片开发学习笔记·二十一——primetime静态时序分析

PrimeTime 工具详解

适用工具:Synopsys PrimeTime

用途:静态时序分析(STA)签核


概述

PrimeTime 是 Synopsys 旗下的静态时序分析(Static Timing Analysis, STA)工具,和 Design Compiler(DC)是一对黄金搭档。

DC 负责综合(生成网表),PrimeTime 负责精确验证时序(确认网表是否真的满足要求)。


DC vs PrimeTime 分工

阶段 工具 做什么
综合 Design Compiler RTL → 门级网表,时序估算
布局布线 ICC2 / Innovus 网表 → 物理版图,时钟树综合
时序签核 PrimeTime 基于真实 RC 寄生参数做精确 STA
  • DC 综合时 做的时序分析是估算(用理想时钟树、估算的互连延迟)
  • PrimeTime 做的是精确签核(用实际布线后提取的 SPEF 寄生参数,加上真实时钟树延迟)

PrimeTime 核心功能

1. 静态时序分析(核心功能)

精确计算每一条路径的 slack,确认 Setup/Hold 是否满足:

  • 支持 SPEF/DSPF 等寄生参数文件输入
  • 支持多工艺角(MCMM)同时分析
  • 结果作为最终签核依据(tape-out 前必须 clean)

2. 功耗分析(PrimeTime PX)

  • 结合 VCD/SAIF(仿真翻转率文件)做精确动态功耗分析
  • 分析漏电功耗分布,找功耗热点

3. 信号完整性分析(SI / Noise)

  • 分析 Crosstalk 对时序的影响(串扰引起的延迟增大/减小)
  • 计算 Glitch:某些信号因耦合电容产生毛刺,PrimeTime 可判断毛刺是否会传播到寄存器

4. 时序 ECO(工程变更单)

  • 发现违规后,PrimeTime 可辅助生成修复建议
  • 指导在 ICC2 中做最小化的 ECO 修改

5. POCV / AOCV(先进 OCV 分析)

  • 传统 OCV 用固定 derate(降额)系数
  • AOCV(Advanced OCV)根据路径长度和逻辑深度动态调整 derate,减少过度悲观
  • POCV(Parametric OCV)用统计分布方式建模 PVT 变化,比 AOCV 更精确

在芯片流程中的位置

复制代码
RTL
 ↓
[DC 综合] → 门级网表(带估算延迟)
 ↓
[ICC2 布局布线] → 物理版图 + 寄生参数(SPEF)
 ↓
[PrimeTime STA] → 精确时序签核
                  (Setup/Hold/DRC 全部通过才能 tape-out)
 ↓
Tape-Out

DC 内置 STA vs PrimeTime

对比项 DC 内置 STA PrimeTime
阶段 综合阶段(布线前) 布局布线后
互连延迟 估算值(wireload model) 真实 RC 提取(SPEF)
时钟树 理想时钟(或估算 latency) 真实时钟树延迟
精度 较低,用于指导综合 高精度,用于签核
SI 分析 不支持 支持 Crosstalk/Glitch
使用目的 驱动综合优化 最终时序验证

总结

DC 是"设计制造",PrimeTime 是"质检签字"。

芯片要出去流片,PrimeTime 的报告必须全绿,一个 VIOLATED 都不能有。

相关推荐
FPGA小迷弟7 小时前
FPGA工程师常见面试问题,有参考答案,必学!!!
fpga开发·面试·职场和发展·verilog·fpga·modelsim
followless15 小时前
linux server中搭建questasim 10.6c & ise14.7
linux·fpga开发
乌恩大侠15 小时前
【AI-RAN】WNC O-RU 配置、英伟达 AI-RAN、
fpga开发·o-ru
小麦嵌入式2 天前
FPGA入门(一):手把手教你用 Vivado 创建工程并仿真
stm32·单片机·嵌入式硬件·mcu·fpga开发·硬件架构·硬件工程
m0_46644103詹湛3 天前
(一)FPGA :基础概念详解(Xilinx平台)
笔记·学习·fpga开发·verilog
xyx-3v3 天前
ZYNQ 简介
fpga开发
xyx-3v3 天前
Zynq-7000
fpga开发
xyx-3v4 天前
zynq7010和zynq7020的区别
fpga开发
xyx-3v4 天前
LUT(Look-Up Table,查找表)的定义与核心概念
fpga开发
明德扬4 天前
K7+AD9144 多模式实测|8 种 JESD204B 配置全覆盖验证
fpga开发