Xilinx Zynq UltraScale+ RFSoC XCZU47DR 开发板

核心特性:
主控芯片:Zynq UltraScale+ RFSoC XCZU47DR
射频架构:4发4收,射频直采
模拟带宽:6.0 GHz
ADC采样率:5 GSPS
DAC采样率:9.85 GSPS
可编程逻辑资源:930K LUT
DSP资源:4272个DSP Slice
数字变频:内置可编程硬件DUC(数字上变频)和DDC(数字下变频)模块
板载接口与资源:
高速光口:2× 10G SFP+,1× 100G QSFP28
存储接口:1× NVMe(支持高速固态硬盘)
网络接口:PS端千兆以太网、PL端千兆以太网
串行通信:RS422、RS485、RS232
通用I/O:GPIO
配套资料:提供技术文件、参考工程、驱动程序
适用于射频直采、软件无线电、雷达、5G通信等高性能应用场景。

相关推荐
神电测控15 小时前
新品发布:国产新型三合一多功能PG-ZYNQ7100 sbRIO板卡(PCIe+USB3.0+Ethernet+FMC+4个40pin扩展口)
fpga·zynq·crio·神电测控·王电令·sbrio·linuxrt
ALINX技术博客1 天前
ALINX 亮相 2026 WAIC 世界人工智能大会,展示 AI 视觉 FPGA+GPU 异构计算与电子后视镜解决方案
人工智能·ai·fpga·世界人工智能大会·电子后视镜
仲南音2 天前
Xilinx FPGA——时钟IP核MMCM、PLL
fpga开发
I'm a winner2 天前
基于Xilinx FPGA的LVDS高速串行通信系统(三)--数据训练及握手机制【文末源码】
fpga开发
upper20203 天前
coremark移植坑之-nostartfiles -nostdlib参数
学习·fpga开发·coremark移植·riscv设计
Eloudy3 天前
Vivado 纯命令行构建 FPGA 项目教程
fpga开发
Rambo.xia3 天前
AXI跨时钟域与数据一致性——CDC FIFO深度不够、写后读冒险、多Master仲裁、乱序返回,出了Bug根本查不出来
fpga开发·bug
upper20203 天前
FPGA部署卷积神经网络识别MINST图片
fpga开发·卷积神经网络·minst·minst识别·部署神经网络·神经网络识别图片
你是我的解忧王子3 天前
嵌入式 ADC采样 原始数据分析上层(平均值 波动率 正态分布 线性补偿 系统误差)
fpga开发·数据挖掘·数据分析
Eloudy4 天前
RFSoC 4x2 参考手册
fpga