大家好，本次为PCIe验证第一阶段（Day1~Day7）完整复盘，全程贴合系列学习风格，知识点详实严谨、无规范错误，同时搭配清晰思维导图，快速梳理知识脉络，夯实底层基础。
一、复盘前言
Day1~Day7是整个PCIe验证体系的核心地基，后续的ACK/NAK重传、流控Credit、路由寻址、中断机制、低功耗管理、错误处理等高阶内容，全都依托这7天的基础知识点展开。这一阶段主打搭建整体框架、吃透底层逻辑、牢记规范铁律，只有把基础打牢，后续学习复杂协议、排查工程Bug才能得心应手。
本次复盘聚焦规范原理、知识串联、工程易错点，理论沉淀，搭配思维导图，方便梳理记忆、查漏补缺。
二、分章节深度复盘
Day1~Day2：PCIe三层架构+TLP基础
PCIe采用严格的分层架构，三层各司其职、互不越界，是协议运行的基础骨架。物理层负责底层电气信号传输，包含差分信号收发、串并转换、8b/10b编解码，同时承载LTSSM状态机，全权管理链路的物理状态；数据链路层主打传输可靠性，负责报文校验、链路握手，杜绝数据丢包、错包；事务层则面向业务逻辑，构建标准TLP报文，定义各类读写规则，实现设备间的逻辑交互。
TLP是PCIe设备通信的核心报文，由头部、数据段和校验位组成，头部决定了报文的类型、寻址方式、长度和标签，是路由和校验的关键。所有业务报文严格分为两类：Posted事务无需对端应答，常见于各类写操作和消息报文，吞吐率高且不阻塞链路；Non-Posted事务必须等待对端返回完成包，多见于读操作，链路存在等待周期，阻塞风险更高。
Day3~Day4：LTSSM链路训练状态机
LTSSM是PCIe链路的"指挥中枢"，全程由硬件自主运行，无需上层软件干预，负责链路上电、同步、功耗切换和异常恢复。标准上电流程循序渐进，先检测对端设备是否存在，再完成信号同步和速率协商，随后配置链路宽度，最终进入稳定的L0工作状态，这也是唯一允许收发业务TLP的状态。
链路空闲时，会自动切入L0s或L1低功耗状态，降低设备功耗；当链路出现信号劣化、连续校验错误、重传失败等问题时，会进入Recovery状态，进行局部重训练，无需整机复位即可恢复链路正常，不影响设备配置。需要牢记的是，任何非L0状态下，严禁收发正常业务TLP，否则属于严重协议违规。
Day5~Day6：BAR地址映射体系
BAR寄存器是设备被系统识别的关键，EP设备上电后，通过BAR向RC根复合体上报自身需要的地址空间大小和类型，RC统一完成全局地址分配，确保系统内所有设备地址不冲突、可寻址。BAR分为三类，其中Memory BAR是最常用的类型，用于映射设备寄存器和控制逻辑；可预取BAR专为高吞吐设备设计，支持数据预读和突发合并；IO BAR仅用于旧设备兼容，现代PCIe设备基本不使用。
BAR地址分配有严格规范，空间大小必须是2的整数次幂，地址边界必须严格对齐，且多个BAR之间地址严禁重叠。如果访问地址超出BAR分配的合法范围，设备会直接返回UR错误，拒绝非法访问，保障系统稳定。
Day7：基础交易+错误响应
基础读写交易是PCIe设备通信的核心，存储器读写用于业务数据交互，配置读写则用于设备枚举和初始化。配置交易分为Type0和Type1两类，Type0用于直接访问终端EP设备，Type1用于桥片和Switch的跨总线转发，整机上电枚举阶段，全靠两类配置交易完成设备扫描、BDF编号分配和初始化。
基础错误响应是系统的"防护机制"，UR错误多见于非法地址访问、无对应设备等场景，仅拒绝当前非法请求，不影响链路正常运行；CA错误则针对配置空间访问，比如强行写入只读寄存器、访问非法偏移，只会隔离违规操作，不干扰正常的存储器业务。两类错误精准隔离非法访问，保障链路和寄存器安全。
三、阶段必背10条规范铁律
-
所有业务TLP，仅允许在LTSSM处于L0稳态时收发；
-
读请求属于Non-Posted事务，必须原路返回Completion应答；
-
写请求属于Posted事务，无需对端回执，无阻塞高吞吐；
-
BAR地址区间严禁重叠，大小必须遵循2的整数次幂对齐；
-
越界访问、非法地址访问，统一返回UR错误响应；
-
写入配置空间只读位，会触发CA配置访问错误；
-
Type0配置报文直访EP，Type1用于桥片转发，路由不可混淆；
-
Recovery状态仅修复链路异常，不复位设备配置；
-
链路进入低功耗状态，前提是无滞留未完成的报文；
-
三层边界清晰，物理层管信号、链路层管可靠、事务层管逻辑。
四、下一阶段（Day8~Day14）
完成第一阶段基础复盘后，将进入PCIe协议可靠性核心模块，学习内容包括：DLLP报文机制、ACK/NAK应答与重传规则、FC Credit流控原理、Capability能力链表、进阶异常处理等，从基础架构过渡到协议内核，深挖PCIe可靠传输的底层逻辑。