复杂度排序
bash
复制代码
PHY >>>>>>>>>>>>>>>>>>>>>>>> MAC >> Magnetics > RJ45
一、总体结构
bash
复制代码
MAC ──(RGMII/GMII/SGMII)── PHY ──(差分模拟)── Magnetics ── RJ45 ── Cable
│
MDIO
| 模块 |
信号类型 / 接口 |
功能说明 |
注释 |
| MAC（介质访问控制） |
数字逻辑接口（RGMII/GMII/SGMII） |
处理以太网数据帧，生成/解析比特流 |
网卡核心，负责协议层和帧处理 |
| PHY（物理层芯片） |
数字/模拟混合（差分接口） |
将 MAC 的数字信号转换为可传输的高速差分模拟信号 |
包含编码/解码、均衡、时钟恢复等功能 |
| 磁性元件 / Magnetics |
差分模拟 + 隔离 |
1. 信号隔离 2. 抑制共模干扰 3. 支持 PoE（可选） |
通常是隔离变压器+共模电感，保护芯片并改善信号完整性 |
| RJ45 接口 |
差分模拟 |
网线接口 |
标准以太网插口，用于连接物理网线 |
| 网线 / Cable |
差分模拟信号 |
数据传输 |
网线将信号传输到另一端设备，可能受线缆长度和干扰影响 |
| MDIO（管理接口） |
串行管理接口 |
管理 PHY 寄存器、协商速率 |
MAC 通过 MDIO 配置 PHY 的速率、双工模式等参数 |
二、分层与协议
| 层级 |
对应模块 |
协议 / 标准 |
信号类型 |
功能说明 |
备注 |
| 四层：传输层 (Transport Layer) |
TCP / UDP |
TCP, UDP |
数字 |
端到端可靠传输（TCP）或无连接传输（UDP） |
面向应用数据的传输 |
| 三层：网络层 (Network Layer) |
IP, ICMP |
IPv4 / IPv6, ICMP |
数字 |
网络寻址、路由、差错管理 |
跨网络的数据包传输 |
| 二层：数据链路层 (Data Link Layer) |
MAC |
Ethernet II / IEEE 802.3 |
数字 |
帧封装、地址识别、CRC 校验、流控（PAUSE 帧） |
局域网内可靠传输 |
| 一层：物理层 (Physical Layer) |
逻辑子层 (PCS) |
4B/5B (100Base-TX)、Scrambling (1000Base-T) |
数字 |
串并转换、码型同步、误码检测、速率匹配 |
PHY 内部数字处理 |
|
物理子层 (PMA/PMD) |
MLT-3 (100Base-TX)、PAM-5 (1000Base-T) |
模拟 |
多电平信号调制/解调、DAC/ADC、信号均衡、CDR、回声消除、串扰抑制 |
PHY 模拟前端 |
|
物理介质 |
无协议 |
模拟 |
Magnetics + RJ45：电气隔离、阻抗匹配、抗干扰、PoE 支持 |
信号接口和隔离 |
|
传输介质 |
TIA/EIA-568A/B |
模拟 |
网线（铜缆/双绞线）：传输信号、长度适应、屏蔽抗干扰 |
链路物理传输 |
三、MAC ↔ PHY 接口对比
| 接口 |
最大速率 |
数据宽度 |
时钟 |
传输类型 |
特点 |
| MII |
100 Mbps |
4bit |
25 MHz |
SDR |
简单, 单端接口, 时序宽松 |
| RMII |
100 Mbps |
2bit |
50 MHz |
SDR |
节省引脚, 时序略紧 |
| GMII |
1 Gbps |
8bit |
125 MHz |
SDR |
并行宽带, 单沿采样, 易实现 |
| RGMII |
1 Gbps |
4bit |
125 MHz |
DDR |
双倍数据率, 时序要求高, 节省引脚 |
| SGMII |
1 Gbps |
串行 |
1.25 Gbps |
SerDes |
高速串行, 节省引脚, 可跨芯片距离长 |
四、RGMII 接口定义与时序
发送方向(MAC→PHY)
| 信号 |
位宽 |
描述 |
时序要求 |
| TXC |
1 |
发送时钟 |
DDR采样, 上升沿低4bit, 下降沿高4bit, 延迟1.5~2 ns |
| TXD |
4 |
发送数据 |
DDR并行 |
| TXCTL |
1 |
TXEN⊕TXERR |
数据有效与错误指示 |
接收方向(PHY→MAC)
| 信号 |
位宽 |
描述 |
时序要求 |
| RXC |
1 |
接收时钟 |
DDR采样, 延迟1.5~2 ns |
| RXD |
4 |
接收数据 |
上升沿低4bit, 下降沿高4bit |
| RXCTL |
1 |
RXDV⊕RXERR |
数据有效与错误指示 |
DDR传输规则: 上升沿采低4bit, 下降沿采高4bit
时序规范: Clock Delay 1.5~2ns, Setup ≥1ns, Hold ≥1ns, 数据在采样边沿稳定
实现方式: 优先使用PHY内部RGMII-ID延迟, FPGA IDELAY/ODDR可控, PCB走线不稳定风险高
五、GMII 接口定义与时序
| 信号 |
位宽 |
描述 |
时序特点 |
| GTXCLK |
1 |
发送时钟 |
SDR单沿采样 |
| TXD |
8 |
发送数据 |
单沿同步 |
| TXEN |
1 |
数据有效 |
单沿同步 |
| TXERR |
1 |
错误标识 |
单沿同步 |
| RXCLK |
1 |
接收时钟 |
SDR单沿采样 |
| RXD |
8 |
接收数据 |
单沿同步 |
| RXDV |
1 |
数据有效 |
单沿同步 |
| RXERR |
1 |
错误标识 |
单沿同步 |
六、MDIO 管理接口
6.1 信号定义
| 信号 |
类型 |
描述 |
| MDC |
输出 |
管理时钟，由 MAC 输出，用于同步 MDIO 数据采样，频率 ≤ 2.5 MHz |
| MDIO |
双向 |
管理数据线，MAC 通过它读写 PHY 寄存器状态或配置参数 |
6.2 常用功能
| 功能 |
描述 |
| Auto-Negotiation |
PHY 自动协商速率（10/100/1000 Mbps）和双工模式（半/全双工） |
| Link Status |
检测链路是否正常连接 |
| Speed/Duplex |
手动配置 PHY 的速率与全/半双工模式 |
| Reset |
复位 PHY 寄存器和状态 |
七、PHY ↔ Magnetics 信号定义与参数
7.1 差分信号定义
| 信号 |
类型 |
描述 |
| TX+/TX- |
差分 |
发送方向，编码后的模拟信号，差分阻抗 100Ω |
| RX+/RX- |
差分 |
接收方向，解码模拟信号，支持 PAM-5 / MLT-3 编码 |
7.2 电气参数
| 参数 |
数值 / 范围 |
| 差分阻抗 |
100Ω |
| 电压 |
~1 Vpp |
| 频率范围 |
MHz ~ GHz |
7.3 PHY 关键机制
| 功能 |
描述 |
| CDR |
时钟恢复 (Clock Data Recovery)，从接收信号中提取时钟 |
| Echo Cancel |
回声消除，抑制信道反射信号干扰 |
| Equalizer |
信道均衡，补偿线路损耗，恢复信号完整性 |
7.4 PHY 芯片技术点
| 技术点 |
类型 |
描述 |
工程价值 / 优势 |
| CDR (Clock Data Recovery) |
数字/模拟 |
从接收信号中恢复时钟 |
保证高速链路接收稳定，降低误码率 |
| 自适应均衡 (Adaptive Equalizer) |
数字/模拟 |
自动补偿线缆衰减、损耗和频率特性 |
延长链路长度适应性，改善信号完整性 |
| 回声消除 (Echo Cancel) |
模拟 |
抑制发送信号在接收端的反射 |
减少信号干扰，提升链路可靠性 |
| 串扰消除 (NEXT/FEXT Cancellation) |
模拟 |
消除近端/远端线对串扰 |
提高千兆及以上速率链路的信号质量 |
| 多电平编码 (PAM-5 / MLT-3) |
模拟 |
使用多电平信号传输 |
支持高达1Gbps速率，降低频谱占用 |
| 数据编码 (8B/10B, 4B/5B) |
数字 |
将并行数据编码为传输适合码 |
保证直流平衡，便于时钟恢复与同步 |
| Auto-Negotiation |
数字 |
自动协商链路速率与双工模式 |
链路双方自动匹配最佳速率，简化配置 |
| Jitter Filtering |
数字/模拟 |
抑制抖动与高速干扰 |
提升链路稳定性和抗干扰能力 |
| PHY Loopback & Test |
数字 |
内部环回和测试模式 |
便于调试链路，验证PHY功能 |
| PoE 支持 (Power over Ethernet) |
模拟/电源 |
为终端设备提供供电能力 |
节省布线，支持远端设备供电 |
| 低功耗设计 |
模拟/数字 |
动态电源管理 |
节省能源，降低系统热量 |
| 高精度时钟管理 |
数字 |
内部时钟抖动低 |
保证高速接口传输的可靠性 |
| 高速串行接口 (SGMII/ RGMII/ GMII) |
数字 |
支持并行或串行数据接口 |
兼容多种 MAC 接口标准，灵活设计 |
| 信号完整性优化 (Equalizer + Pre-emphasis) |
模拟 |
调整发送/接收信号形态 |
提升长线缆或干扰环境下链路性能 |
| EMI/ESD 保护 |
模拟/硬件 |
抗电磁干扰与静电保护 |
增强系统可靠性，符合工业标准 |
八、编码与通信机制
| 速率 |
编码 |
特点 |
| 100M |
4B/5B + MLT-3 |
降低带宽, 支持100Base-TX |
| 1G |
PAM-5 |
多电平编码, 支持1000Base-T |
九、Magnetics（变压器）功能
| 功能 |
描述 |
| 隔离 |
1500Vrms, 防止地环路 |
| 匹配 |
100Ω, 保持差分阻抗一致 |
| 抗干扰 |
共模抑制, 降低噪声对信号影响 |
| 时序影响: 数字时序无影响, 信号完整性关键 |
|
十、RJ45 接口
百兆以太网 (100BASE-TX, T568B)
| 引脚 (RJ45) |
信号 |
线对 |
颜色 |
描述 |
| 1 |
TX+ |
Pair A |
白橙 |
数据发送 |
| 2 |
TX- |
Pair A |
橙 |
数据发送 |
| 3 |
RX+ |
Pair B |
白绿 |
数据接收 |
| 4 |
--- |
Pair C |
蓝 |
未使用 / 可PoE |
| 5 |
--- |
Pair C |
白蓝 |
未使用 / 可PoE |
| 6 |
RX- |
Pair B |
绿 |
数据接收 |
| 7 |
--- |
Pair D |
白棕 |
未使用 / 可PoE |
| 8 |
--- |
Pair D |
棕 |
未使用 / 可PoE |
千兆以太网 (1000BASE-T, T568B)
| 引脚 (RJ45) |
信号 |
线对 |
颜色 |
描述 |
| 1 |
BI_DA+ |
Pair A |
白橙 |
双向数据 |
| 2 |
BI_DA- |
Pair A |
橙 |
双向数据 |
| 3 |
BI_DB+ |
Pair B |
白绿 |
双向数据 |
| 4 |
BI_DC+ |
Pair C |
蓝 |
双向数据 / PoE |
| 5 |
BI_DC- |
Pair C |
白蓝 |
双向数据 / PoE |
| 6 |
BI_DB- |
Pair B |
绿 |
双向数据 |
| 7 |
BI_DD+ |
Pair D |
白棕 |
双向数据 / PoE |
| 8 |
BI_DD- |
Pair D |
棕 |
双向数据 / PoE |
十一、数据与协议流
ARP/IP/ICMP → Ethernet Frame → MAC → RGMII/GMII → PHY编码 → 模拟信号 → 网线
数据形式变化: MAC(并行数字), RGMII(DDR数字), GMII(SDR数字), PHY(编码数据), Cable(模拟波形)
十二、关键结论
最关键接口: RGMII / GMII
最难问题: 时序对齐(RGMII DDR, 上下沿采样控制)
必须配置: PHY(MDIO, 自动协商, 速率/双工设置)
不关心: 模拟编码实现细节
十三、工程建议
- 优先使用PHY内部RGMII-ID延迟, 保证DDR时序稳定
- FPGA使用ODDR/IDDR, TXD/RXD布线等长, 确保DDR采样准确
- PCB差分对100Ω, Skew<100ps, 信号完整性优先
- MDIO开启Auto-Negotiation, 1000M全双工模式
- 调试技巧: 示波器观察TXC/RXC与DDR数据相位, 保证≈90°延迟, 数据稳定