从零开始动手做Verilog实验--03--自动售卖机

一、背景知识

1.接受的只有两种面值: 0.5美元和1美元纸币

2.商品定价为1.5美元

二、代码

sale_machine.v代码如下:

c 复制代码
`timescale 1ns / 1ps

module sale_machine(
    input clk                  ,
    input rst                  ,
    input half_dollar          ,
    input one_dollar           ,
    output reg half_out            ,
    output reg [1:0] sell                ,
    output reg fetch               
    
    );
    
    reg [2:0] status;
    localparam idle = 3'b000;
    localparam half = 3'b001;
    localparam one = 3'b010;
    localparam one_half = 3'b011;
    localparam two = 3'b100;
    
    always @(posedge clk)
    begin
            if(!rst)
            begin
                half_out    = 0;
                sell        = 0;
                fetch       = 0;
                status = 0;
            end
            else
                case(status)
                idle: 
                        if(half_dollar)   begin
                        status = half;   
                        half_out  = 0;      
                        sell        = 2'b00;
                        fetch    =1'b0;     
                        end                                       
                        else if(one_dollar) begin
                        half_out  = 0;            
                        sell        = 2'b00;      
                        fetch    =1'b0;                               
                        status = one;
                        end
                half: 
                          if(half_dollar) begin
                          status = one;
                          half_out  = 0;            
                          sell        = 2'b00;      
                          fetch    =1'b0;           
                          end                       
                                               
                          else if(one_dollar) begin
                          status =one_half;
                          half_out  = 0;            
                          sell        = 2'b00;      
                          fetch    =1'b0;           
                          end                       
                     
                one_half:
                        if(half_dollar) begin
                        status = two;
                        half_out  = 0;            
                        sell        = 2'b00;      
                        fetch    =1'b0;           
                        end                       
                                            
                        else if(one_dollar) 
                            begin
                                half_out  = 0;
                                sell        = 2'b01;   
                                fetch    =1'b1;   
                                status = idle;
                             end
                 two: 
                        if(half_dollar)
                           begin                        
                               half_out  = 1'b1;               
                               sell        = 2'b01;     
                               fetch    =1'b1;         
                               status = idle;          
                            end                        
                        else if( one_dollar )
                                begin                              
                                    half_out  = 1'b1;              
                                    sell        = 2'b10;           
                                    fetch    =1'b1;                
                                    status = idle;                 
                                 end                               
                   default: begin
                            half_out  = 0;           
                            sell        = 2'b01;     
                            fetch    =1'b1;    
                            status = idle;                                   
                            end
                     endcase       
                        
    end                     
 
endmodule

仿真文件sale_machine_tb.v:

c 复制代码
`timescale 1ns / 1ps


module sale_machine_tb;

reg       clk                ;
reg       rst                ;
reg       half_dollar        ;
reg       one_dollar         ;
wire      half_out      ;
wire      [1:0] sell    ;
wire      fetch         ;     

parameter cycle = 20;
always #(cycle/2) clk =~clk;



sale_machine u_machine(
    .clk         (clk        ) ,
    .rst         (rst        ) ,
    .half_dollar (half_dollar) ,
    .one_dollar  (one_dollar ) ,
    .half_out   (half_out    )      ,
    .sell       (sell        )      ,
    .fetch      (fetch       )      
    
    );
    
    
    initial begin
    
    clk =0; 
    rst=0;
    half_dollar  =0;
    one_dollar   =0;

    #cycle rst = 1'b1; half_dollar  = 1'b1;
   #(cycle * 10  )   $finish;
     
    end
endmodule

三、仿真图

四、原理图

相关推荐
星夜离尘561 天前
FPGA 32 位字拆成 8 位字节:keep、last 与 ready/valid 背压下的多拍序列化
fpga开发·verilog
花月mmc3 天前
【FPGA】神经网络内容简介预告
嵌入式硬件·深度学习·神经网络·fpga开发
LabVIEW开发5 天前
LabVIEW FPGA 编程:少编译几次的办法(系列 04/05)
fpga开发·labview
cmc10285 天前
318.关于在ip内部封装PLL,MMCM的注意事项
fpga开发
LabVIEW开发5 天前
LabVIEW CompactRIO 编程模式怎么选(系列 02/05)
fpga开发·labview
FPGA小迷弟6 天前
FPGA 与千兆以太网校验和:从原理到 Verilog 实现
嵌入式硬件·fpga开发·无人机·ai编程·fpga
码农小韩6 天前
FPGA学习(二)——LED闪烁
fpga开发·verilog·fpga·led·组合逻辑·分频设计
9527华安7 天前
FPGA纯verilog实现DP视频接口,支持2K60帧分辨率,提供3套工程源码和技术支持
fpga开发·音视频·dp
ChaseVLSI8 天前
FPGA与ASIC的区别详解:内部结构、开发成本与适用场景,项目选型到底该选哪个
嵌入式硬件·fpga开发·硬件架构·硬件工程
9527华安8 天前
FPGA实现ARINC818总线协议,基于GT Transceivers Wizard高速收发器,提供7套工程源码和技术支持
fpga开发·transceivers·arinc818