第3讲：单端传输线的时域TDR仿真（基于实战的第一次仿真视角切换）

「信号完整性」#技术话题# 专栏推荐：信号完整性_一只豌豆象的博客-CSDN博客

前一讲复习：第2讲：单端传输线的频域仿真（基于实战的第一次仿真）-CSDN博客

**摘要：**本文为CST仿真系列教程的第3讲，主要介绍传输线阻抗（TDR）的两种仿真方法：基于S参数的频域计算和基于高斯脉冲的时域计算。文章详细演示了在CST PCB Studio中修改电容参数、设置TDR仿真参数（包括截止时间和采样点数）的操作步骤，并通过对比实验展示TVS寄生电容对阻抗曲线的影响。最后将两种TDR方法的结果进行对比，验证了两种方法的一致性。本教程适合硬件工程师通过时域波形直观分析传输线阻抗特性，是信号完整性分析的重要技能。

在完成了前一讲的操作之后，你已经基本掌握了CST PCB Studio进行简单传输线无源参数仿真的操作技能，但是，在实际仿真时，设计者经常需要进行更为深入的仿真分析和数据探索，主要是因为，无源S参数对于专业选手而言，进行设计分析判定很实用，但对于非专业选手，可能完全搞不懂这些参数所代表的具体含义。很多硬件工程师可能更为习惯于在时域中进行阻抗和波形的直观判断，因此，基于频域模型的时域仿真是必不可少的分析步骤。

本文基于此，将向大家展示如何进行传输线阻抗（TDR）的仿真。

阻抗模拟方法分为两种：基于S端口的频域计算 和 基于高斯脉冲的时域计算。

基于S端口的TDR频域计算

打开第2讲当中保存的工程文件，在PCB工作界面中，鼠标左键单击主菜单栏中"2D TL"求解器图标，在弹出的"2D (TL) Modeling Settings"对话框中，在AC耦合电容处鼠标右键单击，在弹出的选择框中，左键单击"Edit Component"选项。

根据下图的设置，完成电容参数到短路电阻模型的修改（因为在TDR仿真中，串联电容相当于低频开路、中频短路、高频再次开路的状态，不利于传输线阻抗的观察）。

切换到原理图界面，在左侧导航树中的S参数仿真任务图标上，鼠标单击右键，弹出的选择对话框中，鼠标左键单击"New Task..."选项。

在弹出的对话框中，选择"Post-Processing"，并鼠标左键单击"OK"按钮；

在弹出的"PP1: Template Based Post-Processing"对话框中，进行如下图所示的选择。

可以根据实际需求，对需要生成阻抗的端口、截止时间和采样点数进行调整，其中，着重解释下截止时间：S参数会基于反射系数进行传输线的阻抗计算，因此，绘制阻抗曲线所花费的时间，是激励能量经历"注入端口-->接收端口-->注入端口"的往返时间，换言之，即2*信号传播延时，那么，截止时间需要设置为≥2*信号传播延时。

本例中，只在端口1处生成阻抗曲线，截止时间设为5ns，采样点数为1024。