一、平面MOS：一切故事的开始
1.1 结构长什么样
平面MOS（Planar MOSFET）是最经典的MOSFET结构，栅极制作在硅片表面，呈平面状铺开，电流在栅极下方的P型体区和N+源区之间，沿着表面水平流动，再垂直流向漏极。
用一个比喻：电流像河流，平面MOS的"河道"是贴在表面的，宽度受光刻精度限制。
1.2 它的致命问题是什么
导通电阻（Rdson）受"沟道电阻"限制。
在平面MOS中，电流必须经过栅极下方的反型层沟道才能导通，这个沟道的电阻是固定的------你没法让它变宽，只能通过缩小特征尺寸（比如把栅极长度L做小）来降低沟道电阻。但当你把L做小，P型体区的耗尽层就容易扩展到源区下方的N+区，形成JFET效应（结型场效应管效应），把电流"夹"住，导致局部电流拥挤，甚至提前击穿。
所以平面MOS有一个躲不开的矛盾：为了降低Rdson要把尺寸做小，但做太小了可靠性和击穿电压又出问题。
1.3 对电源设计的直接影响
在早期的DCDC电源中，平面MOSFET做开关管是主力。但工程师们很快发现，在12V/24V总线这种中等电压段，平面MOS的损耗成了系统的短板------导通损耗降不下来，开关频率上不去，磁性元件的体积就压不下来。
这就是后来沟槽MOS诞生的根本驱动力。
二、沟槽MOS（Trench MOS）：把"河道"挖到地下
2.1 革命性的结构变化
沟槽MOS（Trench MOSFET）的核心创新是：把栅极埋进硅里，垂直于硅片表面。
不再让电流在表面水平流动，而是让电流竖着走 ------从源极出发，垂直穿过栅极下方的沟道，直接流向漂移区，再流到漏极。这就像把河道从地面挖成了地下隧道，截面积不再受光刻线宽限制，而是受刻蚀深度和硅工艺控制。
2.2 为什么它能大幅降低Rdson
关键在于两点：
第一，沟道密度大幅提升。 平面MOS的沟道宽度受制于光刻精度，沟槽MOS的沟道是垂直的------你可以在单位芯片面积上"堆"出更多的沟道等效宽度。同样的芯片面积，沟槽结构的电流能力可以做到平面结构的2~3倍。
第二，消除了JFET效应。 沟槽MOS中，栅极被埋进P型体区，电流直接绕过P区侧壁，不存在"夹道效应"，电流路径更畅通。
2.3 沟槽MOS解决了什么问题，带来了什么新问题
沟槽MOS让Rdson降低了一个数量级，是功率MOS的第一次重大飞跃。但它也有自己的问题：
栅极氧化层可靠性。 沟槽侧壁的栅氧化层在制造过程中承受很大的应力，而且侧壁的曲率半径（corner rounding）会在局部形成电场集中------电场线在尖角处会密集，导致局部击穿或TDDB（经时介质击穿）失效。
这就是为什么沟槽MOS在高压应用（>100V）时存在瓶颈：中高压沟槽MOS的沟道变深，氧化层应力更大，可靠性风险上升。
对DCDC电源设计的意义： 在48V输入以内的中小功率DCDC，沟槽MOS是主流开关管选择。工程师选型时，如果你关注的是降低传导损耗、提升效率，沟槽MOS是基础答案。但当你追求更高功率密度（开关频率>500kHz）时，沟槽MOS的开关损耗又开始成为新的瓶颈。
三、SGT（屏蔽栅沟槽MOSFET）：高压高效的新答案
3.1 SGT是怎么"屏蔽"的
SGT，全称Shielded Gate Trench MOSFET（屏蔽栅沟槽MOSFET），也叫SLT MOS或Split Gate MOS。它的结构是：在传统沟槽MOS的基础上，增加了一个"屏蔽栅"（Shield Electrode），与源极电位相连。
这个屏蔽栅水平放置在沟槽底部，上方是主栅极，两者之间有氧化层隔离。屏蔽栅的作用是从几何上"切断"了沟槽侧壁电场向漂移区的延伸------相当于在电场最集中的区域加了一个"盾"。
3.2 核心优势：低损耗 + 高可靠性可以兼得
SGT解决了沟槽MOS在高压应用中的两个核心矛盾：
矛盾一：Rdson和耐压的矛盾。 在传统沟槽MOS中，漂移区的掺杂浓度和厚度决定了耐压------想耐压高，漂移区要厚、掺杂要低，但这样Rdson就上去了。SGT的屏蔽栅可以在漂移区形成电荷耦合效应，让高掺杂的漂移区同时承受高电压，Rdson和耐压不再是线性对立的关系。
实测数据参考：同规格150V SGT vs 传统沟槽，Rdson相同条件下，FET的关断损耗（Eoff）可以降低40%~60%，这对高频DCDC意义重大。
矛盾二：开关速度与栅极驱动的矛盾。 传统沟槽MOS的栅极电容（Ciss）较大，驱动损耗在高开关频率下明显。SGT的屏蔽栅与源极相连，等效降低了主栅极与漂移区之间的电容密度（Miller电容Cgd显著降低），开关速度可以更快。
3.3 实际设计建议
在设计48V输入DCDC或服务器电源时，如果你发现效率瓶颈主要在开关管的关断损耗（比如同步整流端），SGT是比普通沟槽MOS更优的开关管选择。
选型时关注一个关键指标：栅极电荷Qg，特别是Qgd（密勒电荷）------Qgd越低，驱动器对Cgd的充放电负担越小，开关损耗越低。
另外，SGT的栅极阈值电压（Vth）通常比沟槽MOS稍高一点（0.7V~1.2V），在低边驱动设计时注意确认驱动电压是否足够（通常需要Vgs≥10V）。
四、超结（Super Junction）：打破"硅极限"的秘密
4.1 为什么说它打破了"硅的极限"
平面MOS时代，有一个著名的"硅极限"------Ron ∝ BV^2.5。这意味着：如果你想把一颗MOSFET的耐压从30V提升到600V，在同样的工艺平台上，Rdson会指数级飙升（30V→600V是20倍，Rdson要增加多少？理论上20^2.5 ≈ 1800倍！）。
超结（Super Junction）结构的出现，从根本上打破了这个关系。
4.2 超结的物理原理
超结的核心思想是：在同一颗芯片里，同时存在交替排列的高掺杂N柱和P柱。
当你加反向电压时，N柱和P柱之间会形成横向耗尽，两个区会同时耗尽------电离受主的负电荷和电离施主正电荷形成横向内建电场，这个横向电场叠加在纵向电场（漏极方向）上，可以帮助承受电压，同时N柱的掺杂浓度可以做得比传统MOS高得多。
换句话说：P柱帮N柱分担了电压"债务"，让N柱可以更"富有"（高掺杂低电阻），同时还能安全地承受高电压。
这就是超结能做到"高压低阻"的核心秘密------Ron ∝ BV^1.3，而不是BV^2.5。
4.3 对电源设计的实际影响
超结MOSFET主要用在AC-DC前端 PFC/LLC，以及高压DC-DC（400V~650V总线）中。
以一个100W LLC谐振转换器为例：如果用传统高压MOS（LLC拓扑上管需要600V~650V耐压），Rdson可能高达1Ω以上，导通损耗非常大。用超结MOS，相同耐压下Rdson可以做到0.3Ω以下，传导损耗降低2/3。
超结的代价： 超结的开关速度通常比沟槽MOS慢（因为P柱和N柱之间的电容效应），所以超结MOS一般用在LLC、移相全桥这类软开关拓扑上，而不是硬开关的PWM变换器。如果你在硬开关PWM中硬上超结，开关损耗会爆炸。
4.4 选型提示
在高压DCDC设计中，超结MOS的选型判断标准是：
- 拓扑适配：LLC/移相全桥等软开关 → 选超结；硬开关PWM（如PFC boost）→ 选SGT或高速沟槽
- 关注Eoss（输出电容储能）：超结MOS的输出电容较大，关断时Eoss损耗不可忽视，尤其在高压高频场合
- Qgd/Qg比值：超结的Miller效应比SGT明显，关注Qgd大小
五、横向双扩散MOS（LDMOS）：高频的另一条路线
5.1 和垂直结构有什么不同
以上讲的都是垂直导电结构（电流从芯片正面流到背面漏极）。横向双扩散MOS（LDMOS，Laterally Diffused MOS）则是电流完全在硅片表面水平流动。
LDMOS的"双扩散"指的是：先扩散一层P型区，再扩散一层N型区，两者的结深差形成一个天然的短沟道------这让LDMOS可以在不依赖光刻线宽的情况下，做出极短的等效沟道长度，适合高频。
5.2 为什么LDMOS在RF功率和电机驱动里常见
LDMOS的源极和漏极都在表面，没有垂直电流路径，意味着没有封装寄生的Source电感问题------这对射频功率放大器（PA）至关重要。
同时，LDMOS的耐压可以做到很高（65V~100V以上），在电机驱动和LED照明领域也有广泛应用。
对DCDC的启示： 虽然LDMOS不直接用于DCDC开关管，但理解LDMOS有助于理解IC内部的功率器件设计------很多驱动IC里内置的半桥/高边开关，用的就是LDMOS工艺。
六、完整逻辑链：从半导体结构到电源性能
讲了这么多结构演进，让我们回到最初的问题：这些结构差异，最终怎么体现在你的DCDC电源里？
6.1 导通损耗 vs 开关损耗的权衡
| 器件类型 | 典型Rdson水平 | 开关速度 | 适用场景 |
|---|---|---|---|
| 平面MOS | 较高 | 中 | <100W, 低频硬开关 |
| 沟槽MOS | 中等 | 快 | 48V以下，高频硬开关 |
| SGT MOS | 低 | 快 | 30V~250V，高频硬开关/软开关 |
| 超结MOS | 极低 | 中等偏慢 | 500V~650V，软开关拓扑 |
记住一个原则：Rdson和开关速度往往是对立的设计目标。 你没法用一颗器件同时在两方面都做到最优。选型时先判断：你的拓扑是硬开关还是软开关？主要损耗是传导损耗还是开关损耗？
6.2 结构→开关频率→磁性元件体积的传导路径
这是做高功率密度电源设计的核心逻辑链：
更优的MOSFET结构
↓
更低的开关损耗（Eoff↓ Qgd↓ Cgd↓）
↓
可以承受更高的开关频率（从200kHz→500kHz→1MHz）
↓
磁性元件（电感/变压器）体积按频率平方缩减
↓
电源功率密度提升（同样功率，体积缩小30%~50%）
↓
散热设计更轻松（BOM成本↓）这就是为什么GaN和SiC这些器件出现后，100W~300W的适配器可以做到65W甚至45W的体积------功率密度的飞跃，本质上是半导体器件结构进步带来的开关频率革命。
6.3 工程师日常选型的三步法
第一步：确定拓扑和电压应力。
- 输入电压是多少？峰值多少？（决定了耐压选型）
- 硬开关PWM还是软开关LLC/移相？
- 上管还是下管？高边还是低边？
第二步：根据拓扑匹配器件结构。
- 硬开关低电压（<100V）→ SGT MOS优先
- 软开关高压（>400V）→ 超结MOS优先
- 同步整流低边开关→ 低Rdson的SGT或沟槽
第三步：看规格书里结构指标的意义。
- Qgd（密勒电荷）→ 反映开关速度，越低越好
- Eoff（关断能量）→ 硬开关拓扑的核心损耗指标
- Eoss（输出电容储能）→ 关断瞬间从输出电容释放的能量，软开关拓扑更敏感
- Ciss/Crss → 影响驱动损耗和开关尖峰