llmx 学习手册 06 ------ CPU 指令集优化（AVX-512 三层演进）
本课核心：理解 CPU 推理缓慢的原因，并掌握如何利用 AVX-512 将每个算子提速。我们将展示三层演进模式（从朴素实现到向量化，再到 AVX-512 精细调优）的完整实现与数值验证方法。动手验证方式：执行 cmake --build build_o3 --target llmx_tests && build_o3/bin/llmx_测试.exe，确保 72 个测试全部通过。
6.1 整体认知
一个算子从"能计算"到"算得快"需要经历三个层次，这也是本项目的方法论基石。
第一层是朴素标量实现，目标是正确性 ，即严格对照数学公式逐字实现，通常采用双层循环和 double 累加。第二层是向量化，目标是利用 SIMD ，即用 __m512 类型一次性加载 16 个 float，进行乘加和存储操作。第三层是精细调优，目标是极限性能，通过摊平依赖链、避免数据传输、使用掩码安全处理等手段进一步榨取硬件潜力。
三层设计的原因在于：先用朴素实现作为权威参考保证数学正确，再在其基础上优化。每一层都可通过测试对比，数值偏差可以量化评估。
接入方式采用统一模式：朴素函数内部通过条件判断自动分发到精调实现，调用方无需改动。例如：
void RMSNorm朴素(...) {
if (维度 >= 16) { // 满足向量化条件则走精调
RMSNorm精调(...);
return;
}
// 标量实现（第一层，教学参考）
...
}这种设计保证了测试兼容（测试调用朴素函数实际上会走精调路径），同时回退安全（条件不满足时仍走标量）。
6.2 AVX-512 基础
AVX-512 是 CPU 的"单指令多数据"扩展，一条指令可同时处理 16 个 float（512 位 = 16 × 32 位）。主要指令包括：
_mm512_loadu_ps：读取 16 个 float_mm512_fmadd_ps(a,b,c)：乘加融合（a×b+c），一条指令完成_mm512_storeu_ps：写入 16 个 float_mm512_set1_ps(x)：将 x 复制到 16 个通道（广播）_mm512_reduce_add_ps：对 16 个通道求和_mm512_mask_storeu_ps：仅写入部分通道（掩码控制）
核心技巧是多路累加器。依赖链会拖慢性能，例如 c += a*b 必须等待上一次完成，形成串行。采用 4 个独立累加器，让 4 条链并行执行：
__m512 累加0 = _mm512_setzero_ps();
__m512 累加1 = _mm512_setzero_ps();
__m512 累加2 = _mm512_setzero_ps();
__m512 累加3 = _mm512_setzero_ps();
for (组 = 0; 组 + 4 <= 组数; 组 += 4) {
累加0 = _mm512_fmadd_ps(查询0, 键0, 累加0);
累加1 = _mm512_fmadd_ps(查询1, 键1, 累加1);
累加2 = _mm512_fmadd_ps(查询2, 键2, 累加2);
累加3 = _mm512_fmadd_ps(查询3, 键3, 累加3);
}
// 最后归约
__m512 总和 = _mm512_add_ps(_mm512_add_ps(累加0, 累加1), _mm512_add_ps(累加2, 累加3));
double 结果 = _mm512_reduce_add_ps(总和);6.3 归一化族精调（RMSNorm / 门控RMSNorm / L2Norm）
RMSNorm 的数学公式为：每个元素除以均方根再乘以 γ。均方根是平方均值开方。向量化策略分两步：第一步计算平方和，采用 16 维一组，4 路累加器并行，最后 reduce 求和；第二步归一化时，预先计算 1/rms，用乘法替代除法（除法比乘法慢约 20 倍）。尾部处理：维度不是 16 的整数倍时，余数走标量，与朴素实现完全一致。
L2Norm 的特殊语义是 epsilon 作为下限保护而非加法，即分母取 max(sqrt(Σx²), ε)。本项目曾误写为 sqrt(Σx²+ε)，通过与 llama.cpp 对拍后修正。
6.4 激活函数精调：向量 exp
问题在于 SiLU、Sigmoid、Softmax 都需要 e^x，但 AVX-512 没有直接的 exp 指令。解决方案是多项式近似，分为三步。
第一步，将 e^x 拆分为 2 的幂乘以尾数：e^x = 2^{x·log2e} = 2^n · e^{r·ln2}，其中 n 是 round(x·log2e) 的整数，r 是 x·log2e - n，范围在 -0.5, 0.5。第二步，用 5 阶多项式（Horner 嵌套乘法）逼近 e^(r·ln2)，例如：
__m512 p = _mm512_fmadd_ps(a5, r, a4);
p = _mm512_fmadd_ps(p, r, a3);
...
p = _mm512_fmadd_ps(p, r, 1.0f);系数 a1...a5 是 ln2 的幂次，采用 minimax 近似，在 r 区间内误差小于 1e-7。第三步，2^n 使用 AVX-512 原生指令 _mm512_scalef_ps(1.0, n)。
特别需要注意 round 的正确实现：错误写法 trunc(t)+0.5 在负数或边界情况下出错，正确做法是 trunc(t ± 0.5) 且符号跟随 t。错误时 r 可能超出多项式区间，导致误差达 5.8e-3，修复后可降至 7.2e-7。该优化在 MoE SwiGLU 上提速 67 倍（从 59.2ms 降至 0.88ms / 千次）。
6.5 Conv1D 精调：深度卷积的 16 通道分组
数学上每通道独立卷积，核长为 4。关键点是核的存储布局是 c-major（每通道 4 个核值连续，符合 GGUF 实测），而非 k-major。向量化时以 16 个通道为一组，4 个核位置各广播成 __m512，然后进行 4 次 FMA 运算。
6.6 IMRoPE 精调：交错配对的掩码陷阱
IMRoPE 的数学定义是每对旋转 (i, i+n/2)，变换公式为 x_i' = x_i cosθ - x_{i+n/2} sinθ，x_{i+n/2}' = x_i sinθ + x_{i+n/2} cosθ。其交错布局使得偶元素连续存放，奇元素也在另一个连续区域。向量化时以 8 对为一组，加载偶组和奇组，计算后使用掩码存储仅写低 8 路，以免污染下一组数据。早期实现曾因未使用掩码，导致 16 个元素整组写回，污染了后续数据，最终输出 inf。教训是向量宽度与逻辑组大小不一定相同，必须用掩码保护。
6.7 Softmax 精调（路由）
Softmax 的公式为 exp(z_i - max(z)) / Σ exp(z_j - max(z))。向量化实现复用向量 exp，先求向量最大值（_mm512_max_ps 逐组并 reduce），然后对每个元素做向量指数，再求和，最后用除法或预取倒数相乘进行归一化。对于全部为 -inf 的退化情况，返回均匀分布，与朴素行为一致。
6.8 验证方法
核心原则是精调实现必须与朴素 double 权威实现逐元素对拍。测试流程：构造确定性伪随机输入（LCG 种子），分别调用朴素和精调，计算逐元素最大绝对差，断言该差小于 1e-4。之所以用 1e-4 而非更小，是因为朴素用 double 累加（精确），精调用 f32 向量化（快），两者差异是 f32 舍入的预期范围，1e-4 足以证明算法一致，又不会误报。
最终防线是端到端生成测试（tools/诊断生成chat.cpp），确保精调接入前后，chat 模板生成的 argmax 和 max 值逐位一致，证明所有精调不改变任何决策。
6.9 已完成的算子清单（截至 2026-08-10）
- GEMV（q8_0/f32）：反量化与乘加融合，行并行
- 专家 GEMV（q4_k/q5_k/q6_k）：量化解包向量化
- DeltaNet 状态更新：128 维拆分为 8 个 __m512
- RMSNorm / 门控 / L2Norm：4 路累加器，使用 1/rms 乘法
- 激活函数（向量 exp）：多项式 exp，SwiGLU 提速 67 倍
- Conv1D：16 通道分组广播 FMA
- IMRoPE：8 对分组掩码向量化
- Softmax：向量 max/exp/求和
- GQA 注意力：4 路点积加 16 路加权累加
异构 GPU 支持（M3）位于 src/内核/GPU/，通过 cuBLAS 动态加载，由 LLMX_USE_GPU=1 启用。
6.10 动手实验建议
- 运行
build_o3/bin/llmx_基准.exe观察速度（注意系统负载影响） - 修改
RMSNorm精调.cpp中的 4 路累加器为 2 路，观察测试是否仍通过及速度变化 - 将 exp 的 round 改回错误版本，观察测试失败，体会数值验证的价值
- 参照验证模式为自己实现的算子添加精调和测试
6.11 CPU 自动适配
目标是同一份二进制可在仅支持 SSE2 的老机器上运行标量，也能在 Zen 4 上运行 AVX-512。实现包括检测 5 档能力（标量、SSE2、AVX、AVX2、AVX-512）和分发 2 档（AVX-512 或标量）。检测通过 cpuid 指令读取特性标志，阶梯取最高可用级别。环境变量 LLMX_SIMD 可强制指定级别（教学用）。分发在朴素函数内判断 获取CPU能力级别() >= CPU能力_AVX512 时走精调。编译时精调函数使用 AVX512目标 宏（GCC/clang 的 target 属性）局部启用，通用构建不开启全局 AVX-512，保证普通 CPU 可编译；本机构建可全局启用。
实际开发中遇到三个坑：
坑1：MinGW 的 cpuid 对 leaf 7 返回全 0 。本机支持 AVX-512，但检测只到 AVX2。排查发现 MinGW-w64 旧版内建函数对 leaf 7 支持不完整，改用内联汇编（x86-64 标准）或 MSVC 的 __cpuidex 解决。修复后正确检测到 AVX-512。
坑2：target 属性的细节 。属性必须放在返回类型前，否则会被误认为函数参数属性。被 AVX-512 函数调用的 inline 辅助函数也必须带 target，否则跨 TU 编译时没有 AVX-512 指令集，运行时触发 SIGILL。MSVC 不支持 target 属性，只能全局 /arch:AVX512，因此在通用模式下固定使用全局 AVX-512（本机支持）。
坑3：环境变量中文值在 Windows 上从未生效 。std::getenv 返回 ANSI 编码（GBK），而源码中的字面量是 UTF-8 编码，两者不相等，导致 LLMX_SIMD=标量 从未命中。此前"标量模式 76/76"实际上是 AVX-512 路径复验。解决方案：Windows 使用 GetEnvironmentVariableW 读取 UTF-16 并与宽字面量比较；非 Windows 保持 getenv。修复后标量模式真正生效，分支耗时从 55ms 变为 1522ms，验证了路径切换。
6.12 多 token 批处理
目标：单 token 每步读取约 2.4GB 权重，受带宽限制（约 30ms）。当 B 个序列共享同一权重时，一次读取可同时对 B 个输入进行乘加，GEMV 变为 GEMM，带宽利用率提高 B 倍。硬性验收标准是批量结果与逐序列结果必须位级一致（0 差异），而非近似相等。
批处理链的各阶段包括：批量 GEMV（权重行反量化一次，B 路独立累加器）、DeltaNet 批量投影和状态更新（每序列独立状态）、GQA 批量投影和 KV 缓存（每序列独立）、单层批量执行、引擎批量 API、以及专家 GEMV 和 MoE 批量。过程中遇到若干坑：
坑4：批量缓存内存爆炸 。引擎批量 API 首次运行 bad_alloc，原因是上下文槽数设为 262144（模型原生上下文），8 序列需要 8 份 KV 缓存，单份约 10.7GB，总计 85GB 超物理内存。解决方案是诊断/批量路径改用短上下文 2048，仅用于验证，不影响引擎原能力。
坑5：批量采样器串扰 。所有序列共用同一个随机数生成器，导致序列间随机序列不独立。改为每序列独立采样器，种子为 42 + b，验证后位级一致。
坑6：参考路径也须每序列独立缓存。在对拍 DeltaNet 批量时，参考实现复用同一状态缓存，导致序列间污染，误报差异。修正后位级一致。
坑7：部分投影批量化导致更慢。初期只批量化了部分投影（如 qkv/gate/alpha/beta），而最大的输出投影 Wout 和 GQA 输出投影仍逐序列，导致吞吐反而下降（0.94x）。补全这些投影后达到 1.47x。教训是批处理收益与覆盖度强相关，应事先按权重大小排序投影清单。
坑8：MoE 共享门控点积类型提升差异 。MoE 批量实现中门控点积使用 float×float，而朴素实现使用 double×double，两者差约 1.19e-7（float 精度），导致集成对拍时出现差异。单测未能捕获，因为构造输入未落在舍入边界，而真实归一残差触发了。修复方案：批量实现改为 static_cast<double> 双精度乘法，与朴素逐位一致。此外，累加顺序必须与朴素一致（按路由顺序，而非专家集合顺序），SwiGLU 必须统一走向量精调分发函数。
6.13 三模式审计
在验证标量模式时发现环境变量未生效，进而对所有 AVX512目标 函数调用点进行审计，共发现 5 处缺陷。每个精调函数的调用点都必须经过 CPU 能力分发，否则在无 AVX-512 的 CPU 上会直接 SIGILL（非法指令），而非降级。
缺陷包括：
- MoE 批量中非 AVX-512 分支对 q5_k/q6_k 专家错调了 q4_k 内核，导致数据错位
- MoE 朴素中无条件走 AVX-512 精调，无回退
- 环境变量中文值问题（已述）
- DeltaNet 状态更新无条件调精调，标量回退缺失（需新增标量实现）
- MoE 中 SwiGLU 直接调向量精调，绕过分发函数
这些缺陷在之前的三模式验证中未被发现，因为本机有 AVX-512，条件分支永不触发 fallback。直到修复环境变量后标量路径真正被运行，才暴露。最终通过 grep 所有 精调( 调用点并逐个核对分发逻辑，确保每个调用都在 获取CPU能力级别() >= CPU能力_AVX512 分支内。验证矩阵：三编译器 × 三模式（AVX-512/标量/通用）全部 85/85（2026-08-11），40 层批量与逐序列位级差异 0，环境变量 5 档全部通过，引擎批量 API 位级一致，端到端生成无回归。
6.14 批处理性能的带宽依存性
实验表明，低负载 B=4 时总吞吐约 1.47x，后续收尾负载下约 1.33x，高负载重测有时降至 0.90x 甚至 0.62x（受系统负载尖峰影响）。分析原因：单序列每步带宽实测仅 15.6GB/s，远未饱和（上限约 42.6GB/s）。批处理的收益在于共享权重读取，但仅在带宽受限时才能兑现。未饱和时，批量承担 B 倍计算量，加上 MoE 专家并集开销（B=4 时专家重叠近似 0，批量退化为单序列加额外指针分配）和输出表堆分配，反而可能净负。因此批处理是场景性收益，适用于低负载、长上下文、大 B 值的场景；正确性收益则是恒定的（位级一致的 API 能力）。性能数字必须标注测量条件。
2026-08-11 新增额外坑点（详见 docs/07-踩坑经验全书.md）：预处理位置漂移（位置是 token 级概念，需在 40 层循环前固定取一次）、生成/生成批量双喂末 token（预处理 N-1）、批量位置错位（每序列独立位置数组）、logit 级对拍（token 级对比被 argmax 巧合掩盖）。