这两天被gpt-6-astra刷屏，说通用AGI 时代到来，而且也有PCB Layout的案例，看着还挺像那么一会事，而且也有一些亮点，我们一会详细说。但是实际能不能帮我们做一些提高效率的工作呢？学长这边也开跑了。
这次，我给 Agent 的任务很具体：
在嘉立创EDA里创建工程 STM32F103MINI，设计一个 STM32F103C8T6 最小系统，完成模块化原理图设计、PCB器件摆放、Layout、铺铜，最终DRC不报错误，提示词部分参考https://x509p6c8to.feishu.cn/wiki/KtGnwut0Eipl6bkD05OcyqWAn0a，分了四步，先绘制原理图，然后连线，接着生成PCB，然后进行PCBLayout。
根据这四轮交互，Agent的产出如下：
首先，AI会先输出一份原理图，这份图纸还算比较规整，而且有进行模块化划分，器件摆放没有出现重叠，这点还比之前要好。
接着进行连线，我特意强调注意标签和连线的可阅读行问题，这里看着要比之前GPT5好上不少，至少不会很多线互相打架，人肉眼看还是容易看得清楚的：
然后就是转换为PCB的器件摆放了，这里我没有告诉它板框大小，但是它自己是做了一块类似最小系统板的形状，而且这里有几个点还不错的，基本达到初级layout工程师级别
- 器件没有重叠
- 排针放到了板卡两边
- 电源输入、稳压模块、主芯片、从上到下
- 去耦电容摆放靠近引脚摆放，芯片晶振电路靠近引脚摆放
接着就是走线，下面两个图就是顶层和底层的走线图，这个走线看起来还可以，电源加粗，信号走线还算规整，没有直角走线，晶振部分没有穿层走线，总的来说，肯定能跑。
最终铺铜就没有太多好说的了，目前我是没有让它打过孔的，所以应该也只是调用了铺铜CLI而且，没有太多可以评价的东西
3D效果图如下
最终，工程里有了 25 个器件、137 个焊盘和 76 个过孔。保存并重新打开 PCB 后，嘉立创EDA原生 DRC 返回零错误。
- 原理图包含 STM32F103C8T6、AMS1117 电源、去耦电容、晶振、复位、BOOT 配置、SWD 接口和扩展排针。
- 完成原理图到 PCB 的转换，板框尺寸约为 30.48 × 60.96 mm。
- PCB 完成器件布局、铜线布线和过孔添加。
- 已创建顶层 GND、底层 GND 和 3V3 LDO 散热区域的覆铜边框。
- 重新打开 PCB 后，原生 DRC 检查返回空错误列表。
总的来说，比上一代要好一点，使用这个模型时全程没有进行纠正。但是离工程化还是有一定距离，估计在Kicad上效果会更好，但是今天在家里没有安装环境，所以等后续可以更新下Kicad的效果看看。
不过，还有一个问题点，就是有点贵，整个工程从零开始到完成，花费了61块RMB。这类图纸如果是人工设计原理图、Layout的话，估计也是一个小时的工作量，所以60块/h，你感觉这个员工怎么样？
另外，
DevHard AI 硬件开发工作台(DevHard AI)也更新了产品外观生成参考的功能啦！
