技术栈
时序分析
知识充实人生
1 个月前
时序分析
·
vivado
·
时序报告
·
report_timing
·
配置选项
Vivado时序报告六：Report Timing详解
目录一、前言二、配置选项概览图三、配置选项详解3.1 Targets3.2 Options3.1.1 Report
LabVIEW开发
1 个月前
时序分析
·
开发技巧
LabVIEW提高开发效率技巧----时序分析
时序分析是优化LabVIEW程序性能的重要步骤。它通过分析程序各个部分的执行时间，帮助开发者找到程序运行中的瓶颈，并进行有针对性的优化。在LabVIEW中，Profile Performance and Memory工具是进行时序分析的关键工具。
apple_ttt
1 年前
fpga开发
·
时序分析
·
fpga
·
时序约束
FPGA时序分析与约束（0）——目录与传送门
关于时序分析和约束的学习似乎是学习FPGA的一道分水岭，似乎只有理解了时序约束才能算是真正入门了FPGA，对于FPGA从业者或者未来想要从事FPGA开发的工程师来说，时序约束可以说是一道躲不过去的坎，所以这个系列我们会详细介绍FPGA时序分析与约束的相关内容。
apple_ttt
1 年前
fpga开发
·
时序分析
·
fpga
·
时钟偏移
·
时钟抖动
FPGA时序分析与约束（3）——时钟不确定性
在之前的文章中，我们介绍了组合电路的时序和时序电路的时序问题，在阅读本文章之前，强烈推荐先阅读完本系列之前的文章，因为这是我们继续学习的理论的理论基础，前文链接：
知识充实人生
1 年前
fpga开发
·
时序分析
·
recovery
·
removal
FPGA设计时序分析三、恢复/去除时间
目录一、背景说明二、工程设计2.1 工程代码2.2 综合结果恢复时间recovery和去除时间removal和setup、holdup类型，不同点是数据信号为控制信号，如复位，清零，使能信号，更多的是异步的复位信号，并且是针对复位信号取消时的上升沿。
知识充实人生
1 年前
fpga开发
·
时序分析
·
setup/holdup
·
时序模型图
FPGA设计时序分析二、建立/恢复时间
目录一、背景知识1.1 理想时序模型1.2 实际时序模型1.2.1 时钟不确定性