FPGA设计时序分析三、恢复/去除时间

目录

一、背景说明

二、工程设计

[2.1 工程代码](#2.1 工程代码)

[2.2 综合结果](#2.2 综合结果)


一、背景说明

​恢复时间recovery和去除时间removal和setup、holdup类型,不同点是数据信号为控制信号,如复位,清零,使能信号,更多的是异步的复位信号,并且是针对复位信号取消时的上升沿。

​recovery: 复位取消信号需在时钟信号到达之前的recovery时间内稳定下来,保证复位完全释放

​removal: 复位消信号需在时钟信号到达后保持至少removal时间,保证复位信号有效

二、工程设计

​目前寄存器都采用异步复位,同步释放,复位可以不依靠时钟,实现简单,同时可以稳定释放复位信号,不出现亚稳态问题

2.1 工程代码

复制代码
module RST (clk,rst,d,out);
input      clk;
input      rst;
input      d;
output reg out;
reg rst_s1,rst_s2;
always @(posedge clk or negedge rst) begin
   if(!rst) begin
       rst_s1<= 1'b0;         //异步复位操作
       rst_s2<= 1'b0;
   end
   else begin
       rst_s1<= 1'b1;         //同步释放
       rst_s2 <= rst_s1;      //对同步释放后的复位信号延迟一拍,即最终复位信号为rst_s2
   end
end

always@(posedge clk,negedge rst_s2)
begin
 if (!rst_s2) 
    out <= 1'b0; 
 else 
    out <= d;
end

endmodule

2.2 综合结果

​在3个FDCE的CLR端口前面都插入了LUT1,作用是作为反相器,因为FDCE的CLR是高电平有效,源码设计中为低电平进行有效复位。复位信号rst是经过两拍之后在out_reg中使用。

相关推荐
szxinmai主板定制专家4 小时前
国产RK3568+FPGA以 ‌“实时控制+高精度采集+灵活扩展”‌ 为核心的解决方案
大数据·运维·网络·人工智能·fpga开发·机器人
FPGA_ADDA5 小时前
基于FPGA 和DSP 的高性能6U VPX 采集处理板
fpga开发·dsp·6u vpx·8通道采集
FakeOccupational8 小时前
fpga系列 HDL:跨时钟域同步 脉冲展宽同步 Pulse Synchronization
fpga开发
丶七年先生8 小时前
牛客 verilog入门 VIP
fpga开发
hahaha601611 小时前
ARINC818协议(六)
网络·fpga开发
深圳信迈科技DSP+ARM+FPGA12 小时前
基于ARM+FPGA+DSP的储能协调控制器解决方案,支持国产化
arm开发·fpga开发·信号处理
承接电子控制相关项目15 小时前
单片机与FPGA的核心差异、优缺点、编程差异、典型应用场景、选型等对比分析
单片机·嵌入式硬件·fpga开发
XINVRY-FPGA17 小时前
XCZU19EG-2FFVC1760I Xilinx赛灵思FPGA Zynq UltraScale+MPSoC
c++·嵌入式硬件·阿里云·fpga开发·云计算·硬件工程·fpga
kanhao1001 天前
为什么FPGA中一般不使用浮点数进行计算?
fpga开发
9527华安1 天前
国产紫光同创FPGA实现SDI视频编解码+图像缩放,基于HSSTHP高速接口,提供2套工程源码和技术支持
fpga开发·视频编解码·图像缩放·紫光同创·sdi·高速接口·hssthp