FPGA设计时序分析三、恢复/去除时间

目录

一、背景说明

二、工程设计

[2.1 工程代码](#2.1 工程代码)

[2.2 综合结果](#2.2 综合结果)


一、背景说明

​恢复时间recovery和去除时间removal和setup、holdup类型,不同点是数据信号为控制信号,如复位,清零,使能信号,更多的是异步的复位信号,并且是针对复位信号取消时的上升沿。

​recovery: 复位取消信号需在时钟信号到达之前的recovery时间内稳定下来,保证复位完全释放

​removal: 复位消信号需在时钟信号到达后保持至少removal时间,保证复位信号有效

二、工程设计

​目前寄存器都采用异步复位,同步释放,复位可以不依靠时钟,实现简单,同时可以稳定释放复位信号,不出现亚稳态问题

2.1 工程代码

复制代码
module RST (clk,rst,d,out);
input      clk;
input      rst;
input      d;
output reg out;
reg rst_s1,rst_s2;
always @(posedge clk or negedge rst) begin
   if(!rst) begin
       rst_s1<= 1'b0;         //异步复位操作
       rst_s2<= 1'b0;
   end
   else begin
       rst_s1<= 1'b1;         //同步释放
       rst_s2 <= rst_s1;      //对同步释放后的复位信号延迟一拍,即最终复位信号为rst_s2
   end
end

always@(posedge clk,negedge rst_s2)
begin
 if (!rst_s2) 
    out <= 1'b0; 
 else 
    out <= d;
end

endmodule

2.2 综合结果

​在3个FDCE的CLR端口前面都插入了LUT1,作用是作为反相器,因为FDCE的CLR是高电平有效,源码设计中为低电平进行有效复位。复位信号rst是经过两拍之后在out_reg中使用。

相关推荐
不可思议迷宫8 小时前
Verilog编程实现一个分秒计数器
单片机·嵌入式硬件·fpga开发
Terasic友晶科技12 小时前
第3篇:Linux程序访问控制FPGA端LEDR<一>
fpga开发·嵌入式系统·de1-soc开发板
双料毒狼_s12 小时前
【FPGA】状态机思想回顾流水灯
fpga开发
双料毒狼_s20 小时前
【FPGA实战】基于DE2-115实现数字秒表
fpga开发
Cynthia的梦1 天前
FPGA学习-基于 DE2-115 板的 Verilog 分秒计数器设计与按键功能实现
fpga开发
9527华安1 天前
Xilinx系列FPGA实现HDMI2.1视频收发,支持8K@60Hz分辨率,提供2套工程源码和技术支持
fpga开发·音视频·8k·hdmi2.1
大熊Superman1 天前
FPGA实现LED流水灯
fpga开发
泪水打湿三角裤2 天前
fpga:分秒计时器
fpga开发
奋斗的牛马2 天前
FPGA_AXI仿真回环(一)
fpga开发
LeeConstantine2 天前
FPGA FLASH烧写遇到的问题
fpga开发