国产GOWIN实现低成本实现CSI MIPI转换DVP

CSI MIPI转换DVP,要么就是通用IC操作,如龙讯芯片和索尼芯片,但是复杂的寄存器控制器实在开发太累。对于FPGA操作,大部分都是用xilinx的方案,xilinx方案成本太高,IP复杂。

而用国产GOWIN已经实现了直接mipi csi解码,而且支持非连续的clk时钟功能。

由于MIPI CSI 输入要求特定的管脚,所以设定在BANK 0区域,并且设定,BANK0的电压为1.2V来满足MIPI IO连接功能。

代码结构如下,首先是MIPI DPHY中解析到LP和HS的数据内容。通过字节对接和lane对齐,完成包组合,再解析包。由于clk不连续,通过参考时钟来转换不连续的CLK时钟数据内容。

MIPI RX设定如下,设定MIPI的IO和延迟参数。

得到结果如下:

相关推荐
芯路行者17 分钟前
7 HDLBits —— 验证:编写测试激励文件
fpga开发·verilog·fpga·hdlbits
芯路行者1 小时前
4.1 HDLBits —— 时序逻辑电路之锁存器与触发器
fpga开发·verilog·fpga·hdlbits
芯路行者4 小时前
5 HDLBits —— 构建更大的电路
fpga开发·verilog·fpga·hdlbits
156082072195 小时前
直流耦合采集卡前端电路调试
嵌入式硬件·fpga开发
芯路行者5 小时前
4.3 HDLBits —— 时序逻辑电路之移位寄存器
fpga开发·verilog·fpga·hdlbits
芯路行者6 小时前
4.2 HDLBits —— 时序逻辑电路之计数器
fpga开发·verilog·fpga·hdlbits
FPGA小迷弟11 小时前
FPGA时序收敛实战:从约束编写到布局布线优化全流程
fpga开发·fpga·硬件开发
FPGA小迷弟11 小时前
AXI4-Stream协议详解与Vivado自定义IP核封装实战
网络协议·tcp/ip·fpga开发·fpga·硬件开发
zlinear数据采集卡1 天前
数据采集卡从入门到精通(10):采样率与分辨率的核心关系——反比律、架构分布与过采样
arm开发·嵌入式硬件·算法·fpga开发·架构·开源
zlinear数据采集卡1 天前
数据采集卡从入门到精通(9):分辨率与精度——16位卡不等于1/65536的精度
开发语言·数据库·fpga开发·开源·c#