[HDLBits] Exams/m2014 q4c

Implement the following circuit:

复制代码
module top_module (
    input clk,
    input d, 
    input r,   // synchronous reset
    output q);
    always@(posedge clk) begin
        if(r) 
            q<=1'b0;
        else
            q<=d;
    end
endmodule
相关推荐
北京青翼科技6 小时前
PCIe接口-高速模拟采集—高性能计算卡-青翼科技高品质军工级数据采集板-打造专业工业核心板
图像处理·人工智能·fpga开发·信号处理·智能硬件
dadaobusi17 小时前
verilog重音符号
fpga开发
s090713617 小时前
Xilinx FPGA ISERDES 使用详细介绍
fpga开发·xilinx·ddr·iserdes
虹科智能自动化19 小时前
虹科分享 | SocTek IP Cores:FPGA高端网络与时间同步解决方案
fpga开发·ip核·tsn时间敏感网络
秋风战士19 小时前
无线通信算法之340:信道均衡除法定标讨论
算法·fpga开发·信息与通信
FPGA小迷弟20 小时前
基于FPGA实现HDMI接口,选型/核心技术
学习·fpga开发·verilog·fpga·modelsim
szxinmai主板定制专家1 天前
基于 PC 的控制技术+ethercat+linux实时系统,助力追踪标签规模化生产,支持国产化
arm开发·人工智能·嵌入式硬件·yolo·fpga开发
坏孩子的诺亚方舟2 天前
modelsim基础2_modelsim仿真分析
fpga·modelsim·仿真分析
tiger1192 天前
FPGA 在大模型推理中的应用
人工智能·llm·fpga·大模型推理
博览鸿蒙2 天前
如何为春招的金三银四做好准备
fpga开发