[HDLBits] Exams/m2014 q4c

Implement the following circuit:

复制代码
module top_module (
    input clk,
    input d, 
    input r,   // synchronous reset
    output q);
    always@(posedge clk) begin
        if(r) 
            q<=1'b0;
        else
            q<=d;
    end
endmodule
相关推荐
Aaron15885 小时前
侦察、测向、识别、干扰一体化平台系统技术实现
人工智能·fpga开发·硬件架构·边缘计算·信息与通信·射频工程·基带工程
欢鸽儿5 小时前
Vitis】Linux 下彻底清除启动界面 Recent Workspaces 历史路径
linux·嵌入式硬件·fpga
FPGA_无线通信12 小时前
OFDM 频偏补偿和相位跟踪(1)
算法·fpga开发
HIZYUAN15 小时前
AI时代,如何利用FPGA在无人机视觉等方面进行快速应用
stm32·单片机·fpga开发·视觉检测·无人机·fpga·光端机
釉色清风18 小时前
openEuler 多样算力支持:CPU、GPU 与 FPGA 异构加速实战
fpga开发
Joshua-a1 天前
Quartus命令行烧录FPGA
fpga开发
FPGA_无线通信1 天前
OFDM FFT 时频域转换
fpga开发
XINVRY-FPGA2 天前
EP4CE30F23I7N Altera Cyclone IV E SRAM FPGA
嵌入式硬件·fpga开发·云计算·硬件工程·信息与通信·信号处理·fpga
156082072192 天前
FPGA(采用RGMII接口)逻辑实现千兆网TCP/IP协议栈调试记录
网络协议·tcp/ip·fpga开发
9527华安2 天前
FPGA纯verilog实现JESD204B协议,基于AD9250数据接收,提供3套工程源码和技术支持
fpga开发·jesd204b·ad9250