[HDLBits] Exams/ece241 2014 q4

Given the finite state machine circuit as shown, assume that the D flip-flops are initially reset to zero before the machine begins.

Build this circuit.

复制代码
module top_module (
    input clk,
    input x,
    output z
); 
	wire d1,d2,d3,q1,q2,q3;
    assign d1=x^q1;
    assign d2=x&(~q2);
    assign d3=x|(!q3);
    always@(posedge clk) begin
    	q1<=d1;
        q2<=d2;
        q3<=d3;
    end
    assign z=~(q1|q2|q3);
endmodule
相关推荐
小眼睛FPGA2 小时前
【RK3568+PG2L50H开发板实验例程】Linux部分/FPGA dma_memcpy_demo 读写案例
linux·运维·科技·ai·fpga开发·gpu算力
幸运学者3 小时前
xilinx axi datamover IP使用demo
fpga开发
搬砖的小码农_Sky4 小时前
XILINX Zynq-7000系列FPGA的架构
fpga开发·架构
热爱学习地派大星12 小时前
FPGA矩阵算法实现
fpga开发
热爱学习地派大星15 小时前
Xilinx FPGA功耗评估
fpga开发·verilog·vivado·fpga功耗·xpe
搬砖的小码农_Sky20 小时前
XILINX Ultrascale+ Kintex系列FPGA的架构
fpga开发·架构
XvnNing20 小时前
【Verilog硬件语言学习笔记4】FPGA串口通信
笔记·学习·fpga开发
进击的奶龙21 小时前
21verilog函数
verilog·基础语法
千宇宙航21 小时前
闲庭信步使用SV搭建图像测试平台:第二十七课——图像的腐蚀
图像处理·计算机视觉·fpga开发
尤老师FPGA11 天前
使用DDR4控制器实现多通道数据读写(十六)
fpga开发·ddr4