[HDLBits] Exams/ece241 2014 q4

Given the finite state machine circuit as shown, assume that the D flip-flops are initially reset to zero before the machine begins.

Build this circuit.

复制代码
module top_module (
    input clk,
    input x,
    output z
); 
	wire d1,d2,d3,q1,q2,q3;
    assign d1=x^q1;
    assign d2=x&(~q2);
    assign d3=x|(!q3);
    always@(posedge clk) begin
    	q1<=d1;
        q2<=d2;
        q3<=d3;
    end
    assign z=~(q1|q2|q3);
endmodule
相关推荐
尤老师FPGA7 小时前
使用DDR4控制器实现多通道数据读写(二十)
fpga开发
千宇宙航12 小时前
闲庭信步使用图像验证平台加速FPGA的开发:第二十一课——高斯下采样后图像还原的FPGA实现
图像处理·计算机视觉·fpga开发
千宇宙航13 小时前
闲庭信步使用图像验证平台加速FPGA的开发:第二十课——图像还原的FPGA实现
fpga开发
霖0016 小时前
神经网络项目--基于FPGA的AI简易项目(1-9图片数字识别)
人工智能·pytorch·深度学习·神经网络·机器学习·fpga开发
chuy70017 小时前
FPGA——ZYNQ7020学习日记(PS端)4(开始PS控制VGA显示)
学习·fpga开发
hahaha601619 小时前
使用./lspci -vvv查看PCIE链路信息
网络·fpga开发
leo__5201 天前
如何在硬件中进行有效地调试
fpga开发
fei_sun2 天前
【FPGA】AXI总线协议
fpga开发
无证驾驶梁嗖嗖2 天前
16路串口光纤通信FPGA项目实现指南 - 第二部分(下)
fpga开发
minglie13 天前
zynq分频的例子
fpga开发