萌新的STM32学习-16中断的基本介绍1
中断
什么是中断 中断是打断CPU执行正常的程序，转而处理紧急程序，然后返回原暂停的程序继续执行，就叫中断
中断的作用
实时控制 ： 就像对温度进行控制
故障控制 ： 第一时间对突发情况做出反应，就好比电梯夹人，我马上启动关断电梯
数据传输 ： 不确定数据何时会来，如串口数据传输
中断的意义： 高级处理紧急程序，不会一直占用CPU资源
STM32 GPIO外部中断简图
既然信号是外部进来的，那么首先遇到的外设肯定是GPIO （上拉 下拉 浮空输入） 接下来会来到 AFIO（F1） 然后到EXTI （外部中断事件控制器， 屏蔽 上升沿 下降沿） 然后传入了 NVIC （中断总管家 管理了使能 优先级控制） 最后传入进CPU 去处理中断
NVIC 叫嵌套向量中断控制器 属于内核
NVIC 支持256个中断（16个内核+240外部） 支持 256个优先级 允许裁剪 因为用不到那么多的 太冗余了裁剪一下 显得简单一点
STM32F103ZE 这个板子 支持 10个内核中断 60个外部中断
什么是中断向量表
定义一块固定的内存，以4字节对齐，存放各个中断服务函数程序的首地址
中断向量表定义在启动文件，当发生中断，CPU会自动执行对应的中断服务函数。
下表是10个内核中断
NVIC相关寄存器介绍
中断使能寄存器 ISER 32位 寄存器个数8个
每个位控制一个中断
乘一下 发现是256 但是外部存储器个数是240个其中有16个 是保留的
中断除能寄存器 ICER 32位 8个
和上面这个的说法是一样的 有16个端口没用到
应用程序中断及复位控制寄存器 AIRCR 32位 寄存器个数1个
我们只用到了位[10:8] 控制优先级分组
中断优先级寄存器 IPR 8位 寄存器个数240个
240个寄存器就对应着外部中断是240个
8个位对应1个中断，而STM32只使用高4位
ISER[8]：ISER 全称是：Interrupt Set Enable Registers，这是一个中断使能寄存器组。上面
说了 CM3 内核支持 256 个中断，这里用 8 个 32 位寄存器来控制，每个位控制一个中断。但是
STM32F103的可屏蔽中断最多只有60个，所以对我们来说，有用的就是两个(ISER[0]和ISER[1])，
总共可以表示 64 个中断。而 STM32F103 只用了其中的 60 个。ISER[0]的 bit0~31 分别对应中
断 0~31；ISER[1]的 bit0~27 对应中断 32~59，这样总共 60 个中断就可以分别对应上了。你要使
能某个中断，必须设置相应的 ISER 位为 1，使该中断被使能(这里仅仅是使能，还要配合中断
分组、屏蔽、IO 口映射等设置才算是一个完整的中断设置)。具体每一位对应哪个中断，请参考
stm32f103xe.h 里面的第 69 行。
ICER[8]：全称是：Interrupt Clear Enable Registers，是一个中断除能寄存器组。该寄存器组
与 ISER 的作用恰好相反，是用来清除某个中断的使能的。其对应位的功能，也和 ICER 一样。
这里要专门设置一个 ICER 来清除中断位，而不是向 ISER 写 0 来清除，是因为 NVIC 的这些寄
存器都是写 1 有效的，写 0 是无效的。具体为什么是这样子，可以查看《Cortex-M3 权威指南》
第 125 页，NVIC 章节。
ISPR[8]：全称是：Interrupt Set Pending Registers，是一个中断使能挂起控制寄存器组。每
个位对应的中断和 ISER 是一样的。通过置 1，可以将正在进行的中断挂起，而执行同级或更高
级别的中断。写 0 是无效的。
ICPR[8]：全称是：Interrupt Clear Pending Registers，是一个中断解挂控制寄存器组。其作
用与 ISPR 相反，对应位也和 ISER 是一样的。通过设置 1，可以将挂起的中断解挂。写 0 无效。
IABR[8]：全称是：Interrupt Active Bit Registers，是一个中断激活标志位寄存器组。对应位
所代表的中断和 ISER 一样，如果为 1，则表示该位所对应的中断正在被执行。这是一个只读寄
存器，通过它可以知道当前在执行的中断是哪一个。在中断执行完了由硬件自动清零。
IP[240]：全称是：Interrupt Priority Registers，是一个中断优先级控制的寄存器组。这个寄
存器组相当重要！STM32F103 的中断分组与这个寄存器组密切相关。IP 寄存器组由 240 个 8bit
的寄存器组成，每个可屏蔽中断占用 8bit，这样总共可以表示 240 个可屏蔽中断。而 STM32F103
只用到了其中的 60 个。IP[59]~IP[0]分别对应中断 59~0。而每个可屏蔽中断占用的 8bit 并没有
全部使用，而是只用了高 4 位。这 4 位，又分为抢占优先级和子优先级。抢占优先级在前，子
优先级在后。而这两个优先级各占几个位又要根据 SCB->AIRCR 中的中断分组设置来决定。关
于中断优先级控制的寄存器组我们下面详细讲解。
现在讲述NVIC的工作原理
首先进来四个外部中断 1 2 3 4
就是外部中断240个里面的四个
开始经过两个寄存器 一个是中断使能 一个是中断失能
都是1bit 控制一个中断使能/失能
然后之后进入IPR
IPR里面是用8bit来控制中断的优先级
但是相对来说STM32 只会使用高4位来控制
然后这IPR到底是什么状态则由我们的AIRCR控制 AIRCR的位[10:8] 控制8种分组
对于内核中断 他会不经过ISER、ICER 直接来到IPR相同位置的SHPR
SHPR 和IPR是同级的 进行比对谁的优先级高低