Verdi实现信号的平移

在Verilog/System verilog中,# xxx 可以实现延迟指定时间的功能,而在使用verdi查看信号波形并进行分析时,同样也可以实现类似的功能。

( :这种信号平移是有其应用场景的,例如,在某些仿真模型中,为了模拟实际的信号延迟,信号的实际跳变沿往往和时钟的上升沿不是完全对齐的,而是存在一定时间的错开,这样,在将该信号与clk相与时,就会出现毛刺,从而干扰后续的分析)

下面,以时钟信号clk为例,展示verdi对信号进行平移的实现方法。

左移指定时间

原始波形

为了进行左移,首先选中clk信号,然后单击Signal ,选择Logical Operation...

进入如下界面后,在Name处设置平移后信号的名称,在图中,<<-即为对信号进行左移的符号,其使用方法为n<<-,表示将信号向左平移n个单位时间 ,这里,单位时间由timescale决定,在下图中,为10ps,因此语句100<<-/test/clk表示将clk信号左移100×10ps=1ns。

编辑完毕后,点击Create/Modified ,然后点击Close

平移后的信号如下图所示:

由图可知,平移后的clk相对与原clk信号,向左偏移了100×10ps=1ns,符合预期。

向右平移指定时间

如图所示,右移指定时间的语法为->>n,表示将信号右移n个时间单位 。在上图中,clk信号被向右移动了1000×10ps=10ns,如下图所示:

为了便于展示,图中clk向右平移了5ns,只需将逻辑表达式中的1000改为500即可。

相关推荐
javajenius21 小时前
Quartus II下载安装教程Quartus II 18保姆级安装步骤(附安装包)
其他·fpga开发
颜子鱼1 天前
FPGA中复位信号的省略
fpga开发
cycf1 天前
面向模块的综合技术之过约束(十)
fpga开发
颜子鱼1 天前
FPGA-状态机架构
fpga开发
颜子鱼1 天前
FPGA-状态机
fpga开发
GateWorld1 天前
FPGA设计中的“幽灵信号:一条走线,两种命运——浅析路径延迟导致的逻辑错误
fpga开发
云雾J视界1 天前
RISC-V开源处理器实战:从Verilog RTL设计到FPGA原型验证
fpga开发·开源·verilog·risc-v·rtl·数字系统
我爱C编程2 天前
【仿真测试】基于FPGA的完整BPSK通信链路实现,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·bpsk·帧同步·viterbi译码·频偏锁定·定时点
tiger1192 天前
FPGA在AI时代的定位?
人工智能·fpga开发
白杨树田2 天前
【EDA软件】【文件合并烧录操作方法】
fpga开发