Vivado IP中Generate Output Products的设置说明

文章目录

  • [Vivado IP中Generate Output Products的设置说明](#Vivado IP中Generate Output Products的设置说明)
    • [Synthesis Options](#Synthesis Options)
    • [Run Settings](#Run Settings)
  • 官方文档中的介绍
    • [Generate Output Products](#Generate Output Products)
    • [Synthesis Options for IP](#Synthesis Options for IP)
  • 参考文献

Vivado IP中Generate Output Products的设置说明

在创建IP核时,将IP核的信息配置完成之后会弹出Generate Output Products界面,其中包括Preview、Synthesis Options和Run Settings三部分。下面介绍其中的Synthesis Options和Run Settings部分。

Synthesis Options

在Vivado生成IP核时,可以设置综合选项(Synthesis Options)为 GlobalOut of context per IP

"Gobal ":指每次工程综合的时候,IP核都会和工程一起综合,这样综合的时间就较长,而且Global选项不会产生.dcp文件,因为工程综合的时候是对IP核的源码进行综合的。

"Out of context per IP":指让vivado在综合的时候对IP进行单独综合,生成.dcp文件,然后在工程要用到IP的时候,只需从.dcp文件中解析出对应IP的网表文件即可,而不需对IP进行重新综合,这样的方式可以加快综合的速度

Vivado默认为Out of context per IP (OOC)模式。因为它有两个主要优点

  • 它改进了合成运行时间,因为您仅在IP自定义或版本的更改需要时合成IP,而不是将其作为顶层设计的一部分重新合成。

  • 其产生<ip_name>_sim_netlist.v或<ip_name>_sim_netlist.vhdl结构仿真网表。如果您使用的是单一语言模拟器,并且IP不提供该语言的行为HDL,则可以在模拟期间使用这些文件。

vivado综合选项------out of context per ip & Gloabal的"关于高阻态和OOC(out of context)综合方式"部分提到:如果设计中存在三态(高阻态),OOC综合操作就会受到影响。

Run Settings

Run Settings:Number of jobs

您还可以指定一次启动的OOC合成运行数。

默认情况下,指定一个Number of jobs,设计按顺序运行启动。"Number of jobs"选项中的较大数字指定可以并行运行的最大设计运行数。

请在您的终端查看,以便更好地理解how to decide the number of jobs in Run settings in generate output products (xilinx.com)

  • 在 Vivado 中创建一个GUI项目
  • 从 IP 目录中添加多个xilinx IP
  • 现在会弹出 OOC 生成其产品的窗口,您会看到弹出窗口要求设置作业数
  • 如果您设置为 1,那么一次只能完成一个 OOC 综合。如果设置了 1 个以上,则会看到这些 IP 正在进行并行 OOC 综合。您可以在 "设计运行 "选项卡中看到这些信息。

官方文档中的介绍

Generate Output Products

Synthesis Options for IP

参考文献

Vivado Design Suite User Guide Designing with IP (UG896)

相关推荐
千宇宙航4 小时前
闲庭信步使用SV搭建图像测试平台:第三十二课——系列结篇语
fpga开发
千宇宙航10 小时前
闲庭信步使用SV搭建图像测试平台:第三十一课——基于神经网络的手写数字识别
图像处理·人工智能·深度学习·神经网络·计算机视觉·fpga开发
小眼睛FPGA1 天前
【RK3568+PG2L50H开发板实验例程】FPGA部分/紫光同创 IP core 的使用及添加
科技·嵌入式硬件·ai·fpga开发·gpu算力
forgeda1 天前
如何将FPGA设计验证效率提升1000倍以上(2)
fpga开发·前沿技术·在线调试·硬件断点·时钟断点·事件断点
9527华安2 天前
FPGA实现40G网卡NIC,基于PCIE4C+40G/50G Ethernet subsystem架构,提供工程源码和技术支持
fpga开发·架构·网卡·ethernet·nic·40g·pcie4c
search72 天前
写Verilog 的环境:逻辑综合、逻辑仿真
fpga开发
search72 天前
Verilog 语法介绍 1-1结构
fpga开发
小眼睛FPGA2 天前
【RK3568+PG2L50H开发板实验例程】Linux部分/FPGA dma_memcpy_demo 读写案例
linux·运维·科技·ai·fpga开发·gpu算力
幸运学者2 天前
xilinx axi datamover IP使用demo
fpga开发
搬砖的小码农_Sky2 天前
XILINX Zynq-7000系列FPGA的架构
fpga开发·架构