altera FPGA 程序固化命令

altera FPGA 程序固化命令

一、命令解析

1)sof文件转为flash文件的命令:

qsys_sdram.sof为sof文件名称,hwimage.flash为生成的flash名称,针对不同的工程只需要更改这两个地方就可以

tlc 复制代码
 sof2flash --input=qsys_sdram.sof --output=hwimage.flash --epcs --verbose

2)elf文件转为flash文件

qsys_sdram_rw.elf为elf文件的名称,swimage.flash为要输出的flash文件名字,第一个步骤生成的文件hwimage.flash作为参数输入,辅助这次flash文件的生成;

复制代码
elf2flash --input=qsys_sdram_rw.elf --output=swimage.flash --epcs --after=hwimage.flash -verbose

3)flash文件转为hex文件

swimage.flash为第2步生成的flash文件,swimage.hex为要生成的hex文件。

复制代码
nios2-elf-objcopy --input-target srec --output-target ihex swimage.flash swimage.hex

二、小梅哥程序固化命令脚本

脚本使用方法直接上小梅哥的视频:传送门

复制代码
https://www.bilibili.com/video/BV1NE411q7Y3/?p=16&vd_source=58dae662e3d0551fcf0adfdc00c4e557
  1. generate_jic.cof
javascript 复制代码
<?xml version="1.0" encoding="US-ASCII" standalone="yes"?>
<cof>
	<eprom_name>EPCS16</eprom_name>
	<flash_loader_device>EP4CE10</flash_loader_device>
	<output_filename>./myoutput_files/hs_combined.jic</output_filename>
	<n_pages>1</n_pages>
	<width>1</width>
	<mode>7</mode>
	<hex_block>
		<hex_filename>./myoutput_files/swimage.hex</hex_filename>
		<hex_addressing>relative</hex_addressing>
		<hex_offset>0</hex_offset>
	</hex_block>
	<sof_data>
		<user_name>Page_0</user_name>
		<page_flags>1</page_flags>
		<bit0>
			<sof_filename>myoutput_files/hwimage.sof</sof_filename>
		</bit0>
	</sof_data>
	<version>5</version>
	<create_cvp_file>0</create_cvp_file>
	<options>
		<map_file>1</map_file>
	</options>
</cof>
  1. generate_jic.sh
shell 复制代码
#/bin/sh
rm -rf flashconv
mkdir flashconv
chmod 777 ../../output_files/*.sof
cp ../../output_files/*.sof ./flashconv/hwimage.sof
cp *.elf ./flashconv/swimage.elf
cd flashconv
chmod 777 swimage.elf
sof2flash --input=hwimage.sof  --output=hwimage.flash --epcs -verbose
elf2flash --input=swimage.elf --output=swimage.flash --epcs --after=hwimage.flash  --verbose
nios2-elf-objcopy --input-target srec --output-target ihex swimage.flash  swimage.hex
rm -rf ../../../myoutput_files
mkdir ../../../myoutput_files
cp swimage.hex ../../../myoutput_files/swimage.hex
cp hwimage.sof ../../../myoutput_files/hwimage.sof
cp ../generate_jic.cof ../../../generate_jic.cof
cp ../generate_jic.tcl ../../../generate_jic.tcl
cd ../
  1. generate_jic.tcl
c 复制代码
exec quartus_cpf -c generate_jic.cof
c 复制代码
	---晓凡  2023年10月2日于武汉书
相关推荐
0基础学习者9 小时前
跨时钟域处理
fpga开发·verilog·数字ic
FPGA_小田老师12 小时前
Xilinx FIFO Generate IP核(8):FIFO设计常见问题与解决方案
fpga开发·fifo generate·fifo常见问题·fifo异常定位·fifo丢数·fifo读数重复
范纹杉想快点毕业13 小时前
100道关于STM32的问题解答共十万字回答,适用入门嵌入式软件初级工程师,筑牢基础,技术积累,校招面试。
驱动开发·单片机·嵌入式硬件·fpga开发·硬件工程
知识充实人生15 小时前
时序收敛方法二:Fanout优化
fpga开发·fanout·高扇出·时序收敛
Js_cold19 小时前
(* MARK_DEBUG=“true“ *)
开发语言·fpga开发·debug·verilog·vivado
Js_cold20 小时前
(* clock_buffer_type=“NONE“ *)
开发语言·fpga开发·verilog·vivado·buffer·clock
深圳光特通信豆子1 天前
TTL光模块:短距离传输场景的优选方案
fpga开发
Js_cold1 天前
Verilog运算符
开发语言·fpga开发·verilog
Js_cold3 天前
Verilog函数function
开发语言·fpga开发·verilog
Js_cold3 天前
Verilog任务task
开发语言·fpga开发·verilog