FPGA面试题(7)

一.解释一下SPI的四种模式

0 1
时钟极性CPOL 空闲状态为低电平 空闲状态为高电平
时钟相位CPHA 在第一个跳变沿采样 在第二个跳变沿采样
模式 CPOL CPHA 描述
模式0 0 0 sclk上升沿采样,sclk下降沿发送
模式1 0 1 sclk上升沿发送,sclk下降沿采样
模式2 1 0 sclk上升沿发送,sclk下降沿采样
模式3 1 1 sclk上升沿采样,sclk下降沿发送

我们常用的是模式0和模式3

  • 模式0:

    CPOL = 0:空闲时为低电平,第一个跳变沿是上升沿,第二个跳变沿是下降沿。

    CPHA = 0:在第一个跳变沿(上升沿)采样

  • 模式1:

    CPOL = 0:空闲时为低电平,第一个跳变沿是上升沿,第二个跳变沿是下降沿。

    CPHA = 1:在第二个跳变沿(下降沿)采样

  • 模式2:

    CPOL = 1:空闲时为高电平,第一个跳变沿是下降沿,第二个跳变沿为上升沿。

    CPHA = 0:在第一个跳变沿(下降沿)采样

  • 模式3:

    CPOL = 1:空闲时为高电平,第一个跳变沿是下降沿,第二个跳变沿为上升沿。

    CPHA = 1:在第二个跳变沿(上升沿)采样

二.什么是高阻态

  • 可以理解为开路。电阻非常大,极限状态可以视为悬空

三.时序设计的实质

  • 满足每一个触发器的建立时间和保持时间

四.UART、IIC、SPI的区别

UART IIC SPI
物理信号线 RX/TX SCL/SDA SCLK/MOSI/MISO/CS_N
主从关系 不存在主从关系 一主多从/多主多从,通过器件地址选择从机 一主多从,通过拉低不同的片选信号选择从机
通信方式 异步通信 同步通信 同步通信
通信方向 全双工 半双工 全双工
通信速率 波特率(9600、115200等) 标准模式100Kbit/s、快速模式400Kbit/s、高速模式3.4Mbit/s 正常读20MHz、快速读50MHz
可靠性 奇偶校验 应答位 无数据校验

五.EEPROM(24LC04B)和FLASH(M25P16)的存储结构

  • EEPROM(24LC04B):2个block,每个block有256个字节
  • FLASH(M25P16):32个扇区(Sector),每个扇区有256页(Page),每页有256字节(Byte)

六.localparam、parameter、define的区别

define parameter localparam
作用范围 整个文件,定义语句后可以跨模块 本模块内有效 本模块内有效
修改 新定义后修改 模块例化时可以通过参数传递进行修改 不可修改
本模块内有效
修改 新定义后修改 模块例化时可以通过参数传递进行修改 不可修改
使用场景 全局性常数 本模块可变常数 本模块不变常数
相关推荐
HIZYUAN13 小时前
FPGA/CPLD漫谈:2K LUT的功能定位与典型方案(一)
stm32·单片机·嵌入式硬件·fpga开发·国产mcu+fpga
FPGA_Linuxer13 小时前
FPGA开发板 KU5P开发板 图像处理,硬件加速 PCIE3.0 100G光口
fpga开发
szxinmai主板定制专家14 小时前
基于ZYNQ MPSOC多通道声音振动采集方案,替代NI9234和B&K
arm开发·人工智能·嵌入式硬件·fpga开发
ZYNQRFSOC1 天前
基于安路PH2A系列FPGA的JESD204B接口测试
嵌入式硬件·fpga开发
szxinmai主板定制专家2 天前
基于RK3588超小体积,轻巧,长续航的无人机AI模块,支持视频跟踪
arm开发·人工智能·嵌入式硬件·fpga开发·无人机
unicrom_深圳市由你创科技2 天前
多 FPGA 之间如何同步与通信?
fpga开发
LCMICRO-133108477462 天前
长芯微LCMDC7616完全P2P替代AD7616,16通道16位模数转换器(ADC)
stm32·嵌入式硬件·fpga开发·硬件工程·模数转换器adc·电力线监测
又菜又爱玩的东哥2 天前
【Verilog 3-8译码器设计与仿真:深入理解case语句与组合逻辑】
fpga开发
Risehuxyc2 天前
<= 是Verilog中的非阻塞赋值操作符
fpga开发
扣脑壳的FPGAer2 天前
傅里叶级数、傅里叶变换、Z变换、数字滤波器
fpga开发·信号处理