「Verilog学习笔记」时钟分频(偶数)

专栏前言

本专栏的内容主要是记录本人学习Verilog过程中的一些知识点,刷题网站用的是牛客网

复制代码
`timescale 1ns/1ns

module even_div
    (
    input     wire rst ,
    input     wire clk_in,
    output    wire clk_out2,
    output    wire clk_out4,
    output    wire clk_out8
    );
//*************code***********//

    reg out2, out4, out8 ;

    always @ (posedge clk_in or negedge rst) begin 
        if (~rst) out2 <= 'd0 ; 
        else out2 <= ~out2 ; 
    end

    always @ (posedge clk_out2 or negedge rst) begin 
        if (~rst) out4 <= 'd0 ; 
        else out4 <= ~out4 ; 
    end

    always @ (posedge clk_out4 or negedge rst) begin 
        if (~rst) out8 <= 'd0 ; 
        else out8 <= ~out8 ; 
    end

    assign clk_out2 = out2 ; 
    assign clk_out4 = out4 ; 
    assign clk_out8 = out8 ;

//*************code***********//
endmodule
相关推荐
魔芋红茶11 分钟前
spring-initializer
python·学习·spring
西岭千秋雪_35 分钟前
Redis性能优化
数据库·redis·笔记·学习·缓存·性能优化
随便取个六字37 分钟前
GIT操作 学习
git·学习
chuanauc39 分钟前
Kubernets K8s 学习
java·学习·kubernetes
小张是铁粉44 分钟前
docker学习二天之镜像操作与容器操作
学习·docker·容器
小张是铁粉1 小时前
oracle的内存架构学习
数据库·学习·oracle·架构
HERR_QQ1 小时前
【unify】unify的微信小程序开发学习 (to be continued)
学习·微信小程序·小程序
HuashuiMu花水木1 小时前
Matplotlib笔记4----------图像处理
图像处理·笔记·matplotlib
DES 仿真实践家2 小时前
【Day 11-N22】Python类(3)——Python的继承性、多继承、方法重写
开发语言·笔记·python
IMPYLH8 小时前
Python 的内置函数 reversed
笔记·python