「Verilog学习笔记」多bit MUX同步器

专栏前言

本专栏的内容主要是记录本人学习Verilog过程中的一些知识点,刷题网站用的是牛客网

输入数据暂存在data_reg中,使能信号data_en用打两拍的方式跨时钟域传输到时钟域B,最后data_out根据使能信号更新数据。data_en信号在A时钟域用一个D触发器暂存,然后打两拍传输到B时钟域。根据同步到B时钟域的使能信号data_en_b1,更新输出。

复制代码
`timescale 1ns/1ns

module mux(
	input 				clk_a	, 
	input 				clk_b	,   
	input 				arstn	,
	input				brstn   ,
	input		[3:0]	data_in	,
	input               data_en ,

	output reg  [3:0] 	dataout
);
	reg [3:0] data_reg ; 
	reg		  data_en_a, data_en_b0, data_en_b1 ; 

	always @ (posedge clk_a or negedge arstn) begin 
		if (~arstn) data_reg <= 0 ; 
		else data_reg <= data_in ; 
	end

	always @ (posedge clk_a or negedge arstn) begin 
		if (~arstn) data_en_a <= 0 ; 
		else data_en_a <= data_en ; 
	end

	always @ (posedge clk_b or negedge brstn) begin 
		if (~brstn) begin 
			data_en_b0 <= 0 ; 
			data_en_b1 <= 0 ; 
		end
		else begin 
			data_en_b0 <= data_en_a ;
			data_en_b1 <= data_en_b0 ; 
		end
	end

	always @ (posedge clk_b or negedge brstn) begin 
		if (~brstn) dataout <= 0 ; 
		else dataout <= data_en_b1 ? data_reg : dataout ; 
	end

endmodule
相关推荐
Grassto10 小时前
RAG 从入门到放弃?丐版 demo 实战笔记(go+python)
笔记
Magnetic_h11 小时前
【iOS】设计模式复习
笔记·学习·ios·设计模式·objective-c·cocoa
研梦非凡12 小时前
ICCV 2025|从粗到细:用于高效3D高斯溅射的可学习离散小波变换
人工智能·深度学习·学习·3d
limengshi13839213 小时前
机器学习面试:请介绍几种常用的学习率衰减方式
人工智能·学习·机器学习
知识分享小能手13 小时前
React学习教程,从入门到精通,React 组件核心语法知识点详解(类组件体系)(19)
前端·javascript·vue.js·学习·react.js·react·anti-design-vue
周周记笔记14 小时前
学习笔记:第一个Python程序
笔记·学习
丑小鸭是白天鹅14 小时前
Kotlin协程详细笔记之切线程和挂起函数
开发语言·笔记·kotlin
潘达斯奈基~14 小时前
《大数据之路1》笔记2:数据模型
大数据·笔记
优雅鹅14 小时前
ARM、AArch64、amd64、x86_64、x86有什么区别?
arm开发·学习
..过云雨14 小时前
05.【Linux系统编程】进程(冯诺依曼体系结构、进程概念、进程状态(注意僵尸和孤儿)、进程优先级、进程切换和调度)
linux·笔记·学习