「Verilog学习笔记」多bit MUX同步器

专栏前言

本专栏的内容主要是记录本人学习Verilog过程中的一些知识点,刷题网站用的是牛客网

输入数据暂存在data_reg中,使能信号data_en用打两拍的方式跨时钟域传输到时钟域B,最后data_out根据使能信号更新数据。data_en信号在A时钟域用一个D触发器暂存,然后打两拍传输到B时钟域。根据同步到B时钟域的使能信号data_en_b1,更新输出。

`timescale 1ns/1ns

module mux(
	input 				clk_a	, 
	input 				clk_b	,   
	input 				arstn	,
	input				brstn   ,
	input		[3:0]	data_in	,
	input               data_en ,

	output reg  [3:0] 	dataout
);
	reg [3:0] data_reg ; 
	reg		  data_en_a, data_en_b0, data_en_b1 ; 

	always @ (posedge clk_a or negedge arstn) begin 
		if (~arstn) data_reg <= 0 ; 
		else data_reg <= data_in ; 
	end

	always @ (posedge clk_a or negedge arstn) begin 
		if (~arstn) data_en_a <= 0 ; 
		else data_en_a <= data_en ; 
	end

	always @ (posedge clk_b or negedge brstn) begin 
		if (~brstn) begin 
			data_en_b0 <= 0 ; 
			data_en_b1 <= 0 ; 
		end
		else begin 
			data_en_b0 <= data_en_a ;
			data_en_b1 <= data_en_b0 ; 
		end
	end

	always @ (posedge clk_b or negedge brstn) begin 
		if (~brstn) dataout <= 0 ; 
		else dataout <= data_en_b1 ? data_reg : dataout ; 
	end

endmodule
相关推荐
PandaCave24 分钟前
vue工程运行、构建、引用环境参数学习记录
javascript·vue.js·学习
yuwinter29 分钟前
鸿蒙HarmonyOS学习笔记(2)
笔记·学习·harmonyos
red_redemption1 小时前
自由学习记录(23)
学习·unity·lua·ab包
幽兰的天空1 小时前
默语博主的推荐:探索技术世界的旅程
学习·程序人生·生活·美食·交友·美女·帅哥
游走于计算机中摆烂的1 小时前
启动前后端分离项目笔记
java·vue.js·笔记
沐泽Mu2 小时前
嵌入式学习-C嘎嘎-Day05
开发语言·c++·学习
你可以叫我仔哥呀2 小时前
ElasticSearch学习笔记三:基础操作(一)
笔记·学习·elasticsearch
maxiumII2 小时前
Diving into the STM32 HAL-----DAC笔记
笔记·stm32·嵌入式硬件
脸ル粉嘟嘟2 小时前
GitLab使用操作v1.0
学习·gitlab
路有瑶台2 小时前
MySQL数据库学习(持续更新ing)
数据库·学习·mysql