FPGA-Verilog 仿真可视化

DigitalJS 是一个基于 JavaScript 实现的开源数字电路模拟器,旨在模拟由硬件设计工具(如 Yosys)合成的电路。由弗罗茨瓦夫大学的Marek Materzok开发,源文件托管于 Github 上。

DigitalJS 的开源网址如下:https://github.com/tilk/digitaljs

下面这个网址:http://digitaljs.tilk.eu/, 提供了一个 DigitalJS 的在线演示程序,可以对 Verilog/SystemVerilog 等语言进行在线综合、可视化。

输入下面这段 Verilog 代码:

c 复制代码
module circuit
  
(
  input a,
  output b
);
 
  assign b=~a;
  
endmodule

输入上面的代码可以生成如下电路:

上图电路中,点击 a 按钮, LED b 会变为红色。

Yosys 有很多我们通常不使用的功能,包括生成带有设计原理图的 graphviz 文件的能力,尽管它们并不像这样清晰。很高兴看到它与Falstad 作为模拟引擎结合在一起。

yosys2digitaljs: 该程序将由Yosys电路综合软件生成的JSON网表输出转换为DigitalJS图形电路模拟器可用。

还有一个在线 Verilog 编辑仿真软件:EDA Playground, 网址是:https://www.edaplayground.com/, 需要登录才能进入。

参考原文:《Verilog 仿真可视化》

相关推荐
点灯大师李2 小时前
Zynq FPGA UART程序固化完整流程文档
fpga开发
坤驰科技2 小时前
测风激光雷达数据采集解决方案
fpga开发
博览鸿蒙4 小时前
FPGA 可以转 IC 设计吗?需要具备哪些条件
fpga开发
GateWorld4 小时前
真双端口RAM在FPGA中使用
fpga开发·ram·实战经验·tdp-ram使用
stars-he7 小时前
FPGA学习笔记(9)以太网UDP数据报文发送电路设计(三)
笔记·学习·fpga开发
stars-he9 小时前
FPGA学习笔记-拔河游戏电路设计
笔记·学习·fpga开发
minglie110 小时前
myhdl
fpga开发
cycf1 天前
PCIE BAR空间解读(六)
fpga开发
FPGA小迷弟1 天前
ModelSim操作教程 详细操作手册【一】
fpga开发·fpga·modelsim·fpga仿真·rtl仿真
minglie11 天前
cocotb 配合 iverilog 搭建 Verilog 仿真工程
fpga开发