FPGA-Verilog 仿真可视化

DigitalJS 是一个基于 JavaScript 实现的开源数字电路模拟器,旨在模拟由硬件设计工具(如 Yosys)合成的电路。由弗罗茨瓦夫大学的Marek Materzok开发,源文件托管于 Github 上。

DigitalJS 的开源网址如下:https://github.com/tilk/digitaljs

下面这个网址:http://digitaljs.tilk.eu/, 提供了一个 DigitalJS 的在线演示程序,可以对 Verilog/SystemVerilog 等语言进行在线综合、可视化。

输入下面这段 Verilog 代码:

c 复制代码
module circuit
  
(
  input a,
  output b
);
 
  assign b=~a;
  
endmodule

输入上面的代码可以生成如下电路:

上图电路中,点击 a 按钮, LED b 会变为红色。

Yosys 有很多我们通常不使用的功能,包括生成带有设计原理图的 graphviz 文件的能力,尽管它们并不像这样清晰。很高兴看到它与Falstad 作为模拟引擎结合在一起。

yosys2digitaljs: 该程序将由Yosys电路综合软件生成的JSON网表输出转换为DigitalJS图形电路模拟器可用。

还有一个在线 Verilog 编辑仿真软件:EDA Playground, 网址是:https://www.edaplayground.com/, 需要登录才能进入。

参考原文:《Verilog 仿真可视化》

相关推荐
Abcdsa1 小时前
labview RT FPGA使用技巧 基础知识
fpga开发·labview
暴富奥利奥6 小时前
FPGA学习(四)——状态机重写LED流水灯并仿真
学习·fpga开发
岁月磨吾少年志7 小时前
【FPGA开发】利用状态机思想点亮流水灯/初学hdlbitsFPGA教程网站
fpga开发
建筑玩家7 小时前
FPGA实现按键切换流水灯不同亮灭模式
单片机·fpga开发
千歌叹尽执夏7 小时前
小白速通:Verilog流水线实现及时序分析
fpga开发
鸡精拌饭15 小时前
FPGA练习
fpga开发
可编程芯片开发20 小时前
基于FPGA的特定序列检测器verilog实现,包含testbench和开发板硬件测试
fpga开发·verilog·特定序列检测
Cynthia的梦1 天前
FPGA——FPGA状态机实现流水灯
fpga开发
cjie2211 天前
linux系统调试PCIe板卡常用指令
linux·fpga开发
XINVRY-FPGA1 天前
Xilinx FPGA XCVC1902-2MSEVSVA2197 Versal AI Core系列芯片的详细介绍
人工智能·嵌入式硬件·5g·ai·fpga开发·云计算·fpga