vivado JTAG链、连接、IP关联规则

JTAG链

这列出了定义板上可用的不同JTAG链。每个链都列在下面<jtag_chain>以及链的名称,以及定义名称和链中组件的位置:
<jtag_chains>
<jtag_chain name="chain1">
<position name="0" component="part0"/>
</jtag_chain>
</jtag_chains>
<jtag_chain>标记指定具有name=属性的链的名称。<position>标记列出<jtag_chain>中的每个组件。详细信息如下表所示:

连接

<connections>部分定义了不同组件之间的连接。这个<connection>标记标识与连接相关联的两个组件。这个<connection_map>标记描述了两个组件之间的总线连接。详细信息Vivado Design Suite使用<connection>的来查找中的相应约束当其中一个组件是FPGA类型<component>时,part0_pins.xml文件。
<connections>
<connection name="part0_dip" component1="part0" component2="dip_switches">
<connection_map name="part0_dip_1" typical_delay="5" c1_st_index="0"
c1_end_index="3" c2_st_index="0" c2_end_index="3"/>
</connection>
</connections>
<connection>可以具有以下属性:

<connection_map>具有以下属性:

IP关联规则

<ip_associated_rules>标记用于定义首选板接口,或优先级列表可以分配给特定IP上的IP接口的板接口。此标记在中是新的2.1 Board文件的模式版本。Vivado IP集成商的Designer Assistance功能列出了可用的板接口对于给定的IP接口。请参阅Vivado Design Suite用户指南中的以下链接:设计IP使用IP Integrator的子系统(UG994),了解有关设计器协助的更多信息。这<ip_associated_rules>允许您定义哪些板接口可以应用于特定ip界面

提示:<ip_associated_rules>标记可用于定义任何ip接口,但对时钟和重置,其通常具有更定义的板接口。
<ip_associated_rules>
<ip_associated_rule name="default">
<ip vendor="xilinx.com" library="ip" name="axi_ethernet" version="*"
ip_interface="mgt_clk">
<associated_board_interfaces>
<associated_board_interface name="sgmii_mgt_clk" order="1"/>
<associated_board_interface name="sma_mgt_clk" order="0"/>
</associated_board_interfaces>
</ip>
<ip vendor="xilinx.com" library="ip" name="axi_ethernet" version="*"
ip_interface="phy_rst_n">
<associated_board_interfaces>
<associated_board_interface name="phy_reset_out" order="0"/>
</associated_board_interfaces>
</ip>
<ip vendor="xilinx.com" library="ip" name="gig_ethernet_pcs_pma"
version="*"
ip_interface="gtrefclk_in">
<associated_board_interfaces>
<associated_board_interface name="sgmii_mgt_clk" order="1"/>
<associated_board_interface name="sma_mgt_clk" order="0"/>
</associated_board_interfaces>
</ip>
</ip_associated_rule>
</ip_associated_rules>
IP关联规则

<ip_associated_rule>标记定义与指定ip相关联的特定规则。它支持name=标记来定义规则的名称。

重要!目前只支持一个名为"default"的规则,因此只能有一对<ip_associated_rule name="default"></ip_assosiated_rule>板中定义的打开和关闭标记文件

IP

<ip>标记定义了相关规则所应用的ip和接口。<ip>标签标识IP的供应商、库、名称和版本(VLNV),以及上的特定接口IP。
<ip vendor="xilinx.com" library="ip" name="axi_ethernet" version="*"
ip_interface="mgt_clk">
<associated_board_interfaces>
<associated_board_interface name="sgmii_mgt_clk" order="1"/>
<associated_board_interface name="sma_mgt_clk" order="0"/>
</associated_board_interfaces>
</ip>
提示:<ip_associated_rules>可以定义多个<ip>标记,标识Vivado ip中的多个ip目录,以及标识单个IP上的不同接口。<ip>可以具有以下属性或标记:

<associated_board_interface>标记定义了可以分配给相关联的IP接口。
<associated_board_interfaces>
<associated_board_interface name="sgmii_mgt_clk" order="1"/>
<associated_board_interface name="sma_mgt_clk" order="0"/>
</associated_board_interfaces>
<associated_board_interface>具有以下属性:

相关推荐
XINVRY-FPGA40 分钟前
XCVP1802-2MSILSVC4072 AMD Xilinx Versal Premium Adaptive SoC FPGA
人工智能·嵌入式硬件·fpga开发·数据挖掘·云计算·硬件工程·fpga
9527华安18 小时前
国产安路FPGA开发设计培训课程,提供开发板+工程源码+视频教程+技术支持
fpga开发·fpga·安路·视频教程·培训·安路fpga
UVM_ERROR1 天前
硬件设计实战:解决Valid单拍采样失效问题(附非阻塞赋值与时序对齐核心要点)
驱动开发·fpga开发·github·芯片
brave and determined1 天前
可编程逻辑器件学习(day36):从沙粒到智能核心:芯片设计、制造与封装的万字全景解析
fpga开发·制造·verilog·fpga·芯片设计·硬件设计·芯片制造
步达硬件2 天前
【FPGA】FPGA开发流程
fpga开发
我爱C编程2 天前
【仿真测试】基于FPGA的完整16QAM通信链路实现,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·16qam·帧同步·卷积编码·viterbi译码·维特比译码·频偏锁定
s09071363 天前
ZYNQ DMA to UDP 数据传输系统设计文档
网络协议·fpga开发·udp
燎原星火*3 天前
QSPI IP核 基本参数
fpga开发
XINVRY-FPGA3 天前
XCVU9P-2FLGC2104I Xilinx AMD Virtex UltraScale+ FPGA
嵌入式硬件·机器学习·计算机视觉·fpga开发·硬件工程·dsp开发·fpga
FPGA_小田老师3 天前
FPGA Debug:PCIE一直自动重启(link up一直高低切换)
fpga开发·pcie debug·pcie初始化问题