vivado JTAG链、连接、IP关联规则

JTAG链

这列出了定义板上可用的不同JTAG链。每个链都列在下面<jtag_chain>以及链的名称,以及定义名称和链中组件的位置:
<jtag_chains>
<jtag_chain name="chain1">
<position name="0" component="part0"/>
</jtag_chain>
</jtag_chains>
<jtag_chain>标记指定具有name=属性的链的名称。<position>标记列出<jtag_chain>中的每个组件。详细信息如下表所示:

连接

<connections>部分定义了不同组件之间的连接。这个<connection>标记标识与连接相关联的两个组件。这个<connection_map>标记描述了两个组件之间的总线连接。详细信息Vivado Design Suite使用<connection>的来查找中的相应约束当其中一个组件是FPGA类型<component>时,part0_pins.xml文件。
<connections>
<connection name="part0_dip" component1="part0" component2="dip_switches">
<connection_map name="part0_dip_1" typical_delay="5" c1_st_index="0"
c1_end_index="3" c2_st_index="0" c2_end_index="3"/>
</connection>
</connections>
<connection>可以具有以下属性:

<connection_map>具有以下属性:

IP关联规则

<ip_associated_rules>标记用于定义首选板接口,或优先级列表可以分配给特定IP上的IP接口的板接口。此标记在中是新的2.1 Board文件的模式版本。Vivado IP集成商的Designer Assistance功能列出了可用的板接口对于给定的IP接口。请参阅Vivado Design Suite用户指南中的以下链接:设计IP使用IP Integrator的子系统(UG994),了解有关设计器协助的更多信息。这<ip_associated_rules>允许您定义哪些板接口可以应用于特定ip界面

提示:<ip_associated_rules>标记可用于定义任何ip接口,但对时钟和重置,其通常具有更定义的板接口。
<ip_associated_rules>
<ip_associated_rule name="default">
<ip vendor="xilinx.com" library="ip" name="axi_ethernet" version="*"
ip_interface="mgt_clk">
<associated_board_interfaces>
<associated_board_interface name="sgmii_mgt_clk" order="1"/>
<associated_board_interface name="sma_mgt_clk" order="0"/>
</associated_board_interfaces>
</ip>
<ip vendor="xilinx.com" library="ip" name="axi_ethernet" version="*"
ip_interface="phy_rst_n">
<associated_board_interfaces>
<associated_board_interface name="phy_reset_out" order="0"/>
</associated_board_interfaces>
</ip>
<ip vendor="xilinx.com" library="ip" name="gig_ethernet_pcs_pma"
version="*"
ip_interface="gtrefclk_in">
<associated_board_interfaces>
<associated_board_interface name="sgmii_mgt_clk" order="1"/>
<associated_board_interface name="sma_mgt_clk" order="0"/>
</associated_board_interfaces>
</ip>
</ip_associated_rule>
</ip_associated_rules>
IP关联规则

<ip_associated_rule>标记定义与指定ip相关联的特定规则。它支持name=标记来定义规则的名称。

重要!目前只支持一个名为"default"的规则,因此只能有一对<ip_associated_rule name="default"></ip_assosiated_rule>板中定义的打开和关闭标记文件

IP

<ip>标记定义了相关规则所应用的ip和接口。<ip>标签标识IP的供应商、库、名称和版本(VLNV),以及上的特定接口IP。
<ip vendor="xilinx.com" library="ip" name="axi_ethernet" version="*"
ip_interface="mgt_clk">
<associated_board_interfaces>
<associated_board_interface name="sgmii_mgt_clk" order="1"/>
<associated_board_interface name="sma_mgt_clk" order="0"/>
</associated_board_interfaces>
</ip>
提示:<ip_associated_rules>可以定义多个<ip>标记,标识Vivado ip中的多个ip目录,以及标识单个IP上的不同接口。<ip>可以具有以下属性或标记:

<associated_board_interface>标记定义了可以分配给相关联的IP接口。
<associated_board_interfaces>
<associated_board_interface name="sgmii_mgt_clk" order="1"/>
<associated_board_interface name="sma_mgt_clk" order="0"/>
</associated_board_interfaces>
<associated_board_interface>具有以下属性:

相关推荐
szxinmai主板定制专家11 小时前
X86 工控机 vs RK3588 异构主控:AMR 控制器 BOM、散热、长期运维对比
运维·stm32·单片机·嵌入式硬件·fpga开发·am62x
szxinmai主板定制专家1 天前
AMR 项目落地:机器人控制器硬件定制化需求复盘
arm开发·单片机·fpga开发·系统架构·机器人·am62x
FPGA小迷弟2 天前
FPGA 与卫星:从星载硬件到在轨智能的完整技术解析
fpga开发·架构·fpga·1024程序员节·无线电
NamoAmitabha1282 天前
CPU 内部结构是什么?---deepseek
fpga开发
abc light2 天前
ARM 裸机开发(6)——时钟树与定时器
arm开发·单片机·fpga开发
156082072193 天前
JFMZQ28DR、JFMZQ68DR、RFsoc XCZU47DR、XCZU48DR 信号处理板
fpga开发·信号处理
XMAIPC_Robot3 天前
-40~85℃宽温实测:RK3588 机器人控制器硬件底座,长时间 SLAM 定位稳定性验证
人工智能·fpga开发·机器人·边缘计算·arm+fpga·rk3588+fpga
樱木花道長3 天前
AMD Ross 深度系列 8:FAQ 七问七答(文末附网盘链接)
人工智能·fpga开发
FPGA小迷弟3 天前
FPGA 与无人机:从飞控实时性到智能载荷的硬件加速实践
人工智能·ai·fpga开发·架构·无人机·ai编程
低慢小uav3 天前
(已解决)Zynq芯片lwip协议栈,使用tcp作为服务器Service,接收大量数据时,长度接收正常,接收对数据校验,校验和异常分析
网络协议·tcp/ip·fpga开发