vivado JTAG链、连接、IP关联规则

JTAG链

这列出了定义板上可用的不同JTAG链。每个链都列在下面<jtag_chain>以及链的名称,以及定义名称和链中组件的位置:
<jtag_chains>
<jtag_chain name="chain1">
<position name="0" component="part0"/>
</jtag_chain>
</jtag_chains>
<jtag_chain>标记指定具有name=属性的链的名称。<position>标记列出<jtag_chain>中的每个组件。详细信息如下表所示:

连接

<connections>部分定义了不同组件之间的连接。这个<connection>标记标识与连接相关联的两个组件。这个<connection_map>标记描述了两个组件之间的总线连接。详细信息Vivado Design Suite使用<connection>的来查找中的相应约束当其中一个组件是FPGA类型<component>时,part0_pins.xml文件。
<connections>
<connection name="part0_dip" component1="part0" component2="dip_switches">
<connection_map name="part0_dip_1" typical_delay="5" c1_st_index="0"
c1_end_index="3" c2_st_index="0" c2_end_index="3"/>
</connection>
</connections>
<connection>可以具有以下属性:

<connection_map>具有以下属性:

IP关联规则

<ip_associated_rules>标记用于定义首选板接口,或优先级列表可以分配给特定IP上的IP接口的板接口。此标记在中是新的2.1 Board文件的模式版本。Vivado IP集成商的Designer Assistance功能列出了可用的板接口对于给定的IP接口。请参阅Vivado Design Suite用户指南中的以下链接:设计IP使用IP Integrator的子系统(UG994),了解有关设计器协助的更多信息。这<ip_associated_rules>允许您定义哪些板接口可以应用于特定ip界面

提示:<ip_associated_rules>标记可用于定义任何ip接口,但对时钟和重置,其通常具有更定义的板接口。
<ip_associated_rules>
<ip_associated_rule name="default">
<ip vendor="xilinx.com" library="ip" name="axi_ethernet" version="*"
ip_interface="mgt_clk">
<associated_board_interfaces>
<associated_board_interface name="sgmii_mgt_clk" order="1"/>
<associated_board_interface name="sma_mgt_clk" order="0"/>
</associated_board_interfaces>
</ip>
<ip vendor="xilinx.com" library="ip" name="axi_ethernet" version="*"
ip_interface="phy_rst_n">
<associated_board_interfaces>
<associated_board_interface name="phy_reset_out" order="0"/>
</associated_board_interfaces>
</ip>
<ip vendor="xilinx.com" library="ip" name="gig_ethernet_pcs_pma"
version="*"
ip_interface="gtrefclk_in">
<associated_board_interfaces>
<associated_board_interface name="sgmii_mgt_clk" order="1"/>
<associated_board_interface name="sma_mgt_clk" order="0"/>
</associated_board_interfaces>
</ip>
</ip_associated_rule>
</ip_associated_rules>
IP关联规则

<ip_associated_rule>标记定义与指定ip相关联的特定规则。它支持name=标记来定义规则的名称。

重要!目前只支持一个名为"default"的规则,因此只能有一对<ip_associated_rule name="default"></ip_assosiated_rule>板中定义的打开和关闭标记文件

IP

<ip>标记定义了相关规则所应用的ip和接口。<ip>标签标识IP的供应商、库、名称和版本(VLNV),以及上的特定接口IP。
<ip vendor="xilinx.com" library="ip" name="axi_ethernet" version="*"
ip_interface="mgt_clk">
<associated_board_interfaces>
<associated_board_interface name="sgmii_mgt_clk" order="1"/>
<associated_board_interface name="sma_mgt_clk" order="0"/>
</associated_board_interfaces>
</ip>
提示:<ip_associated_rules>可以定义多个<ip>标记,标识Vivado ip中的多个ip目录,以及标识单个IP上的不同接口。<ip>可以具有以下属性或标记:

<associated_board_interface>标记定义了可以分配给相关联的IP接口。
<associated_board_interfaces>
<associated_board_interface name="sgmii_mgt_clk" order="1"/>
<associated_board_interface name="sma_mgt_clk" order="0"/>
</associated_board_interfaces>
<associated_board_interface>具有以下属性:

相关推荐
FPGA之旅4 小时前
FPGA从零到一实现FOC(一)之PWM模块设计
fpga开发·dubbo
XMAIPC_Robot5 小时前
基于ARM+FPGA的光栅尺精密位移加速度测试解决方案
arm开发·人工智能·fpga开发·自动化·边缘计算
cycf5 小时前
状态机的设计
fpga开发
szxinmai主板定制专家8 小时前
【精密测量】基于ARM+FPGA的多路光栅信号采集方案
服务器·arm开发·人工智能·嵌入式硬件·fpga开发
千宇宙航14 小时前
闲庭信步使用SV搭建图像测试平台:第三十二课——系列结篇语
fpga开发
千宇宙航20 小时前
闲庭信步使用SV搭建图像测试平台:第三十一课——基于神经网络的手写数字识别
图像处理·人工智能·深度学习·神经网络·计算机视觉·fpga开发
小眼睛FPGA1 天前
【RK3568+PG2L50H开发板实验例程】FPGA部分/紫光同创 IP core 的使用及添加
科技·嵌入式硬件·ai·fpga开发·gpu算力
forgeda2 天前
如何将FPGA设计验证效率提升1000倍以上(2)
fpga开发·前沿技术·在线调试·硬件断点·时钟断点·事件断点
9527华安2 天前
FPGA实现40G网卡NIC,基于PCIE4C+40G/50G Ethernet subsystem架构,提供工程源码和技术支持
fpga开发·架构·网卡·ethernet·nic·40g·pcie4c
search72 天前
写Verilog 的环境:逻辑综合、逻辑仿真
fpga开发