【FPGA & Verilog】各种加法器Verilog

1bit半加器adder设计实例

cpp 复制代码
module adder(cout,sum,a,b);
output cout;
output sum;
input a,b;
wire cout,sum;
assign {cout,sum}=a+b;
endmodule

解释说明

(1)assign {cout,sum}=a+b 是连续性赋值

对于线网wire进行赋值,必须以assign或者deassign开始

assign [delay] wire_net = expression

assign 语句逻辑结构就是右边驱动左边。某个值被指派给线网变量,右边操作数可以是标量或者向量的wire或reg;也可以是 function函数,无论何时,右边表达式都重新计算,在指定的延时时间后赋值;

(2){cout,sum}是为拼接操作符,例如两个3bit的a,b拼接在一起后,{a,b}就相当于6bit数

同步4bit全加器adder4

cpp 复制代码
module adder4(cout,sum,ina,inb,cin,clk);
output reg [3:0]sum;
output reg cout;
input [3:0]ina,inb;
input cin,clk;
reg [3:0] tempa,tempb;
reg tempc;
always@(posedge clk)
begin
 tempa=ina;
 tempb=inb;
 tempc=cin;
end

always@(posedge clk)
begin
{cout,sum}=tempa+tempb+tempc;
end

endmodule
相关推荐
search72 小时前
Verilog 语法介绍 1-1结构
fpga开发
小眼睛FPGA6 小时前
【RK3568+PG2L50H开发板实验例程】Linux部分/FPGA dma_memcpy_demo 读写案例
linux·运维·科技·ai·fpga开发·gpu算力
幸运学者7 小时前
xilinx axi datamover IP使用demo
fpga开发
搬砖的小码农_Sky7 小时前
XILINX Zynq-7000系列FPGA的架构
fpga开发·架构
热爱学习地派大星15 小时前
FPGA矩阵算法实现
fpga开发
热爱学习地派大星19 小时前
Xilinx FPGA功耗评估
fpga开发·verilog·vivado·fpga功耗·xpe
搬砖的小码农_Sky1 天前
XILINX Ultrascale+ Kintex系列FPGA的架构
fpga开发·架构
XvnNing1 天前
【Verilog硬件语言学习笔记4】FPGA串口通信
笔记·学习·fpga开发
千宇宙航1 天前
闲庭信步使用SV搭建图像测试平台:第二十七课——图像的腐蚀
图像处理·计算机视觉·fpga开发
尤老师FPGA11 天前
使用DDR4控制器实现多通道数据读写(十六)
fpga开发·ddr4