FPGA编译报错内容[Common 17-55] ‘set_property‘ expects at least one object.

项目场景:

FPGA代码编译时报错

问题描述

编译报错内容Common 17-55 'set_property' expects at least one object.

原因分析:

当一个引脚存在于xdc文件中,但是工程的顶层模块的引脚里没有这个引脚时,就会报出这个错误

解决方案:

查找报错的这个引脚是否存在于工程的顶层模块的引脚列表中,

最大的可能是xdc中的引脚名与工程中的引脚名不一致,一般是拼写错误,或者误删了;

如果不小心将工程的顶层文件设置错误

那么就会爆出很多个Common 17-55 'set_property' expects at least one object.错误;

相关推荐
Eloudy15 小时前
fpga-latency 指标分析与触发机制
fpga
Eloudy1 天前
基于 PTP 的 FPGA→RoCE→CPU 单向延迟测量实验方案
gpu·fpga
博览鸿蒙1 天前
新手怎么挑一块靠谱的FPGA开发板?
fpga开发·fpga·fpga开发板
FPGA小迷弟2 天前
【无标题】
fpga开发·dsp开发·fpga·sdr·无线电
Eloudy3 天前
RAM Player 实验:hololink-write 开流 + RoCEv2 接收分析
fpga
FPGA小迷弟3 天前
FPGA 应用技术能力的完整闭环(5-8)
fpga开发·dsp开发·fpga·sdr·无线电
Eloudy3 天前
vitis 工程 ping FPGA 丢包(~50% 随机)问题分析
fpga
学习FPGA的电气小兴兴4 天前
基于FPGA的CORDIC向量模式实现arctan运算,Verilog HDL实现
嵌入式硬件·fpga开发·数字信号处理·verilog·fpga·cordic·arctan
FPGA小迷弟4 天前
FPGA 应用技术能力的完整闭环(1-4)
fpga开发·dsp开发·fpga·sdr·无线电
NamoAmitabha1284 天前
vivado时序报红/插入流水线寄存器/降低扇出
fpga·vivado