FPGA编译报错内容[Common 17-55] ‘set_property‘ expects at least one object.

想起个文艺的名字2024-02-12 14:47

项目场景：

FPGA代码编译时报错

问题描述

编译报错内容Common 17-55 'set_property' expects at least one object.

原因分析：

当一个引脚存在于xdc文件中，但是工程的顶层模块的引脚里没有这个引脚时，就会报出这个错误

解决方案：

查找报错的这个引脚是否存在于工程的顶层模块的引脚列表中，

最大的可能是xdc中的引脚名与工程中的引脚名不一致，一般是拼写错误，或者误删了；

如果不小心将工程的顶层文件设置错误

那么就会爆出很多个Common 17-55 'set_property' expects at least one object.错误；

相关推荐
MDYFPGA2 天前
明德扬 Kintex-7 FPGA核心板及多接口扩展底板介绍
fpga开发·fpga
FPGA小迷弟2 天前
FPGA复位策略深度解析：异步复位、同步释放与设计最佳实践
fpga开发·fpga
MDYFPGA2 天前
Arria 10 10AX027 核心板适合哪些高速数据处理项目
fpga开发·fpga
芯路行者3 天前
4.4 HDLBits —— 更多时序逻辑电路
fpga开发·verilog·fpga·hdlbits
芯路行者4 天前
7 HDLBits —— 验证：编写测试激励文件
fpga开发·verilog·fpga·hdlbits
芯路行者4 天前
4.1 HDLBits —— 时序逻辑电路之锁存器与触发器
fpga开发·verilog·fpga·hdlbits
芯路行者4 天前
5 HDLBits —— 构建更大的电路
fpga开发·verilog·fpga·hdlbits
芯路行者4 天前
4.3 HDLBits —— 时序逻辑电路之移位寄存器
fpga开发·verilog·fpga·hdlbits
芯路行者5 天前
4.2 HDLBits —— 时序逻辑电路之计数器
fpga开发·verilog·fpga·hdlbits
FPGA小迷弟5 天前
FPGA时序收敛实战：从约束编写到布局布线优化全流程
fpga开发·fpga·硬件开发
热门推荐
01国内可直接用、免费额度/永久免费的大模型API清单（含 SiliconFlow、火山、阿里、智谱、百度、Kimi、DeepSeek、DMXAPI 等）02GitHub 镜像站点03微信历史版本含下载地址（ Windows PC | 安卓 | MAC ）及设置微信不更新04历年考研数学一、数学二、数学三真题试卷及答案PDF052026 国产 AI 大模型横评：DeepSeek、通义千问、Kimi、文心一言、星火、豆包谁更能打？06Agnes AI 免费 API 接入指南：文本、生图、生视频，一套接口全免费07AI 编程 IDE 全景解析 2026：Agent 全面接管开发链路082026年7月AI圈大地震：GPT-5.6被政府限制、Claude入驻Slack、Anthropic自研芯片09VSCode+CodeX扩展，无法启动10如何新建文件夹？ 电脑新建文件夹的4种方法