FPGA_简单工程_拨码开关

一 框图

二 波形图

三 代码

3.1 工程代码

复制代码
module bomakiaguan (
    input [15:0] switch,  // 输入16路拨码开关
    output reg [15:0] led  // 输出16个LED灯
);

always @(switch) begin
    led <= switch;  // 将拨码开关的值直接赋给LED灯
end
// 将拨码开关的值直接赋给LED灯
endmodule

3.2 仿真代码

复制代码
module bomakiaguan_tb;

  reg [15:0] switch;  // 模拟输入,16位拨码开关
  wire [15:0] led;    // 模拟输出,16位LED灯

  bomakiaguan dut (
    .switch(switch),
    .led(led)
  );

  // 初始化拨码开关的值
  initial begin
    switch = 16'b0000000000000000;
    #5;
    switch = 16'b1111000011110000;
    #10;
    switch = 16'b0101010101010101;
    #15;
    switch = 16'b1111111111111111;
    #20;
    switch = 16'b0000000000000000;
    #25;
    $finish;
  end

  // 打印拨码开关和LED灯的值
  always @(switch, led) begin
    $display("Switch: %b, LED: %b", switch, led);
  end

endmodule
相关推荐
hahaha601630 分钟前
xilinx的gt的ALIGN_COMMA_WORD设置的作用
fpga开发
第二层皮-合肥7 小时前
实战案例-FPGA如何实现JESD204B确定性延迟
fpga开发
CFAteam7 小时前
DeepSeek AI功能演示:如何生成Verilog脚本
人工智能·ai·fpga开发·llama
灏瀚星空7 小时前
高频交易技术:订单簿分析与低延迟架构——从Level 2数据挖掘到FPGA硬件加速的全链路解决方案
人工智能·python·算法·信息可视化·fpga开发·架构·数据挖掘
9527华安8 小时前
Altera系列FPGA基于ADV7180解码PAL视频,纯verilog去隔行,提供2套Quartus工程源码和技术支持
fpga开发·quartus·altera·pal·adv7180·去隔行·bt565
第二层皮-合肥14 小时前
实战案例-JESD204B 多器件同步
fpga开发
ThreeYear_s1 天前
基于FPGA的PID算法学习———实现P比例控制算法
学习·fpga开发
电院工程师2 天前
ChipWhisperer教程(三)
笔记·python·嵌入式硬件·安全·fpga开发·安全架构
sz66cm2 天前
FPGA基础 -- 什么是 Verilog 的模块(`module`)
fpga开发
anhuihbo2 天前
FPGA实现VESA DSC编码功能
fpga开发·vesa dsc