读书·计算机组成与设计:软硬件接口RISC-V版·第二章

指令:计算机的语言

指令:计算机语言的word

指令系统:计算机语言的alphabet

硬件设计三条基本原则之一:简单源于规整

汇编语言需要大量代码

java解释器采用类RV汇编方式进行解释编译,所以代码会稍多

C的代码会较少

C>JAVA>汇编语言

计算机硬件操作数

寄存器是计算机的基本组成单位,计算机做成之后,程序员也可见到寄存器

算术逻辑运算必须依赖于寄存器,寄存器数量有限,RV架构通常32个,64位;

为什么寄存器个数限制为32个,可以从硬件设计原则之二找到:

存储器操作数

计算机数据结构保存在内存之中

算术运算只作用于寄存器

所以,为了处理大量运算,RV必须有控制寄存器和内存之间通信的指令

叫做数据传输指令

内存👉寄存器: load指令;格式:操作名 + 数据待取的寄存器 + 寄存器 + 访存常量

访存常量就是offset;而第二个寄存器的内容就是base_reg

有符号数与无符号数

总结


不定期更新~

相关推荐
第二层皮-合肥6 小时前
高速采集卡FPGA设计方案及代码
fpga开发
Runner.DUT8 小时前
详解赛灵思SRIO IP并提供一种FIFO封装SRIO的收发控制器仿真验证
fpga开发
嵌入式-老费9 小时前
再谈fpga开发(fpga调试方法)
fpga开发
XINVRY-FPGA13 小时前
XCZU4EV-1FBVB900E Xilinx FPGA AMD Zynq UltraScale+ MPSoC EV(Embedded Vision)
arm开发·嵌入式硬件·计算机视觉·fpga开发·硬件架构·硬件工程·fpga
从今天开始学习Verilog13 小时前
FFT算法实现之fft IP核
算法·fpga开发
盲盒Q19 小时前
《频率之光:归途之光》
人工智能·硬件架构·量子计算
Turing_kun21 小时前
基于FPGA的SPI控制FLASH读写
fpga开发
弄曲幽篁1 天前
精密全波整流电路(四)
嵌入式硬件·硬件工程
hahaha60161 天前
差模干扰 & 共模干扰
fpga开发
璞致电子1 天前
【PZ-KU060-KFB】——Kintex UltraScale 纯 FPGA 开发平台,释放高速并行计算潜能,高性价比的 FPGA 解决方案
fpga开发·fpga