读书·计算机组成与设计:软硬件接口RISC-V版·第二章

指令:计算机的语言

指令:计算机语言的word

指令系统:计算机语言的alphabet

硬件设计三条基本原则之一:简单源于规整

汇编语言需要大量代码

java解释器采用类RV汇编方式进行解释编译,所以代码会稍多

C的代码会较少

C>JAVA>汇编语言

计算机硬件操作数

寄存器是计算机的基本组成单位,计算机做成之后,程序员也可见到寄存器

算术逻辑运算必须依赖于寄存器,寄存器数量有限,RV架构通常32个,64位;

为什么寄存器个数限制为32个,可以从硬件设计原则之二找到:

存储器操作数

计算机数据结构保存在内存之中

算术运算只作用于寄存器

所以,为了处理大量运算,RV必须有控制寄存器和内存之间通信的指令

叫做数据传输指令

内存👉寄存器: load指令;格式:操作名 + 数据待取的寄存器 + 寄存器 + 访存常量

访存常量就是offset;而第二个寄存器的内容就是base_reg

有符号数与无符号数

总结


不定期更新~

相关推荐
Aaron158810 小时前
AD9084和Versal RF系列具体应用案例对比分析
嵌入式硬件·算法·fpga开发·硬件架构·硬件工程·信号处理·基带工程
FPGA小迷弟13 小时前
modelsim使用教程,仿真技巧,精华帖
fpga开发·verilog·fpga·modelsim
华舞灵瞳15 小时前
学习FPGA(八)快速傅里叶变换
学习·fpga开发
国科安芯16 小时前
RISC-V 异常中断机制全解析
运维·单片机·嵌入式硬件·安全·risc-v·安全性测试
stars-he19 小时前
FPGA学习笔记(7)以太网UDP数据报文发送电路设计(一)
笔记·网络协议·学习·fpga开发·udp
扮作大侠19 小时前
2024vitis无错误编译项目失败[ERROR] collect2.exe: error: ld returned 1 exit status
fpga开发
^_scv_^20 小时前
RISC-V 64架构专题三(D1芯片xv6操作系统的移植)
risc-v
碎碎思20 小时前
从 JTAG 启动 Zynq-7000 嵌入式 Linux:使用 XSCT 全流程教程
linux·运维·服务器·fpga开发
minglie121 小时前
Tang-Nano-1K的rPLL
fpga开发
minglie121 小时前
Vitis HLS流水灯测试
fpga开发