读书·计算机组成与设计:软硬件接口RISC-V版·第二章

指令:计算机的语言

指令:计算机语言的word

指令系统:计算机语言的alphabet

硬件设计三条基本原则之一:简单源于规整

汇编语言需要大量代码

java解释器采用类RV汇编方式进行解释编译,所以代码会稍多

C的代码会较少

C>JAVA>汇编语言

计算机硬件操作数

寄存器是计算机的基本组成单位,计算机做成之后,程序员也可见到寄存器

算术逻辑运算必须依赖于寄存器,寄存器数量有限,RV架构通常32个,64位;

为什么寄存器个数限制为32个,可以从硬件设计原则之二找到:

存储器操作数

计算机数据结构保存在内存之中

算术运算只作用于寄存器

所以,为了处理大量运算,RV必须有控制寄存器和内存之间通信的指令

叫做数据传输指令

内存👉寄存器: load指令;格式:操作名 + 数据待取的寄存器 + 寄存器 + 访存常量

访存常量就是offset;而第二个寄存器的内容就是base_reg

有符号数与无符号数

总结


不定期更新~

相关推荐
海涛高软7 小时前
FPGA同步复位和异步复位
fpga开发
FakeOccupational14 小时前
fpga系列 HDL:verilog 常见错误与注意事项 quartus13 bug 初始失效 reg *** = 1;
fpga开发·bug
zxfeng~1 天前
AG32 FPGA 的 Block RAM 资源:M9K 使用
fpga开发·ag32
whik11941 天前
FPGA 开发工作需求明确:关键要点与实践方法
fpga开发
whik11941 天前
FPGA开发中的团队协作:构建高效协同的关键路径
fpga开发
南棱笑笑生1 天前
20250117在Ubuntu20.04.6下使用灵思FPGA的刷机工具efinity刷机
fpga开发
我爱C编程1 天前
基于FPGA的BPSK+costas环实现,包含testbench,分析不同信噪比对costas环性能影响
fpga开发·verilog·锁相环·bpsk·costas环
移知2 天前
备战春招—数字IC、FPGA笔试题(2)
fpga开发·数字ic
楠了个难2 天前
以太网实战AD采集上传上位机——FPGA学习笔记27
笔记·学习·fpga开发
David WangYang2 天前
Zemax STAR 模块的入门设置
硬件工程