由于文章篇幅过大，我只会记录下自己可能会忘记的部分知识，还请见谅
CRE-Cost
一次性工程费用
在GSDII文件格式得到采用之前，设计厂和制造厂之间一般采用 模式生成 磁带 来进行数据交换。这就是为啥最后一步叫Tap-Out
p17.数字芯片有多种可降低功耗的方法，但是FPGA不行
p19.FPGA时钟走线困难导致时序约束困难；对占空比十分敏感
p20.FPGA相较于CPLD：程序用SRAM存储，掉电就没有，所以用FLASH存储
ABV
断言验证
算法工程师主要负责使用C/C++设计算法，然后生成定点数的测试向量，交付给硬件工程师
硬件工程师硬件化算法，然后算法工程师需要做更多的极端化输入，看极端情况能不能过，随后FPGA工程师继续进行测试和改进
System C只是 C++的一套类库
**类库：**类库（library）是一种封装了一系列函数、方法或类的集合，用于特定领域的开发
Chisel & SpinalHDL
FPGA的BRAM资源输出驱动能力弱于触发器，扇出高频率快的时候尽量用一级buffer保存然后再输出到组合逻辑
厂商有时候会直接给出特殊资源调用语法模板
FPGA可以采用双向同步SRAM接口，将自己映射到微处理器的内存空间里
- DSP使用失效问题解答
32.异步复位同步释放
33.时钟门控技术不可在FPGA中轻易使用，有参考方式
36.CDC电路设计
44.有限状态机FPGA最好采用独热码编写
49.并行/串行转换收发器
50.电路的振铃效应
51.树状结构的FPGA乘法-------FIR Filter设计
52.树状乘法设计时，用流水线+系统自动分插来解决时序收敛问题。
54.综合器中的寄存器优化选项（寄存器重定时）
60.多路MUX太大时用异或树取代
61.虚拟IO设置解决引脚不够用问题
61.器件迁移和兼容性提示
66.控制密集型适用于软件；计算(处理)密集型适用于硬件
66.MCU微控制器；MPU微处理器