TCL管理Vivado工程

文章目录

  • TCL管理Vivado工程
    • [1. 项目目录](#1. 项目目录)
    • [2. 导出脚本文件](#2. 导出脚本文件)
    • [3. 修改TCL脚本](#3. 修改TCL脚本)
      • [3.1 project.tcl](#3.1 project.tcl)
      • [3.2 bd.tcl](#3.2 bd.tcl)
    • [4. 工程恢复](#4. 工程恢复)

TCL管理Vivado工程

工程结构

1. 项目目录

  • config: 配置文件、coe文件等。
  • doc: 文档
  • fpga: 最后恢复的fpga工程目录
  • ip: ip文件
  • mcs: bit流文件等,方便直接使用
  • src: .v、.vh等源文件
  • tcl: 用来恢复工程的tcl脚本

2. 导出脚本文件

通过TCL Console 将目录切换到tcl目录。

  1. 生成新建工程tcl脚本

    在TCL Console执行

    tcl 复制代码
    write_project_tcl -use_bd_files {./project.tcl}
  2. 如果工程有bd文件,生成对应的tcl脚本用于恢复工程。

    ( 需要打开对应的bd文件,不打开会找不到)

    tcl 复制代码
    write_bd_tcl -no_ip_version {./bd.tcl}

    如果有多个bd文件,需要依次打开然后执行上述指令。

    -no_ip_version选项用于去除IP的版本信息,方便工程在高版本vivado中打开的情况。

  3. 生成IP文件脚本

    tcl 复制代码
    write_ip_tcl [get_ips ETH_RX_FIFO] {./ip.tcl}

    这里采用将原工程中ip的xci文件直接拷贝到ip目录中的方式。

  4. 添加仿真文件和约束文件

    将原工程的源文件、仿真文文件、约束文件拷贝到src目录下。

    • vcode中存放源文件
    • xdc中存放约束文件

3. 修改TCL脚本

3.1 project.tcl

  1. 修改工程路径

    tcl 复制代码
    将
    set origin_dir "."
    修改为
    set origin_dir [ file dirname [ info script ] ]  
  2. 修改_xil_proj_name_即可更改工程名字

    tcl 复制代码
    set _xil_proj_name_ "promanagement"
  3. 修改恢复后工程的存放路径( 这里希望生成的工程在fpga目录下)

    tcl 复制代码
    将
    # Create project
    create_project ${_xil_proj_name_} ./${_xil_proj_name_} -part xc7z020clg484-1
    修改为
    create_project ${_xil_proj_name_} ../fpga/${_xil_proj_name_} -part xc7z020clg484-1
  4. 修改block design相关的配置

    tcl 复制代码
    将
    set files [list \
     [file normalize "${origin_dir}/../../promanagement/promanagement.srcs/sources_1/bd/system/system.bd" ]\
     [file normalize "${origin_dir}/../../promanagement/promanagement.srcs/sources_1/bd/system/hdl/system_wrapper.v" ]\
     [file normalize "${origin_dir}/../../promanagement/promanagement.srcs/sources_1/new/top.v" ]\
    ]
    set imported_files [import_files -fileset sources_1 $files]
    
    # Set 'sources_1' fileset file properties for remote files
    # None
    
    # Set 'sources_1' fileset file properties for local files
    set file "system/system.bd"
    set file_obj [get_files -of_objects [get_filesets sources_1] [list "*$file"]]
    set_property -name "registered_with_manager" -value "1" -objects $file_obj
    修改为
    # Create block design
    source $origin_dir/bd.tcl
    
    # Generate the wrapper
    set design_name [get_bd_designs]
    make_wrapper -files [get_files $design_name.bd] -top -import
    set files [list \
        [file normalize "${origin_dir}/../src/vcode/top.v" ]\
    ]
    set imported_files [import_files -fileset sources_1 $files]
  5. 修改v文件配置
    在上一步的修改内容中实际上已经进行了配置

  6. 修改ip文件配置

    tcl 复制代码
    将
    set files [list \
     [file normalize "${origin_dir}/../../promanagement/promanagement.srcs/sources_1/ip/clk_wiz_0/clk_wiz_0.xci" ]\
    ]
    修改为
    set files [list \
     [file normalize "${origin_dir}/../ip/clk_wiz_0/clk_wiz_0.xci" ] \
    ]
  7. 修改约束文件配置

    tcl 复制代码
    将
    set file "new/top.xdc"
    set file_obj [get_files -of_objects [get_filesets constrs_1] [list "*$file"]]
    set file "[file normalize "$origin_dir/../../promanagement/promanagement.srcs/constrs_1/new/top.xdc"]"
    修改为
    set file "xdc/top.xdc"
    set file_obj [get_files -of_objects [get_filesets constrs_1] [list "*$file"]]
    set file "[file normalize "$origin_dir/../src/xdc/top.xdc"]"

3.2 bd.tcl

tcl 复制代码
将
set list_projs [get_projects -quiet]
if { $list_projs eq "" } {
   create_project project_1 myproj -part xc7z020clg484-1
}
注释掉

4. 工程恢复

tcl 复制代码
source project.tcl
相关推荐
nuoxin1142 小时前
GSV1011-富利威-HDMI芯片选型
arm开发·驱动开发·fpga开发·ffmpeg·射频工程
ChipCamp2 小时前
FPGA开发入门----1. Mux的三种写法,RTL的认知大提升!
fpga开发·时序逻辑·组合逻辑
XINVRY-FPGA20 小时前
XCVP1802-2MSILSVC4072 AMD Xilinx Versal Premium Adaptive SoC FPGA
人工智能·嵌入式硬件·fpga开发·数据挖掘·云计算·硬件工程·fpga
9527华安2 天前
国产安路FPGA开发设计培训课程,提供开发板+工程源码+视频教程+技术支持
fpga开发·fpga·安路·视频教程·培训·安路fpga
UVM_ERROR2 天前
硬件设计实战:解决Valid单拍采样失效问题(附非阻塞赋值与时序对齐核心要点)
驱动开发·fpga开发·github·芯片
brave and determined2 天前
可编程逻辑器件学习(day36):从沙粒到智能核心:芯片设计、制造与封装的万字全景解析
fpga开发·制造·verilog·fpga·芯片设计·硬件设计·芯片制造
步达硬件2 天前
【FPGA】FPGA开发流程
fpga开发
我爱C编程3 天前
【仿真测试】基于FPGA的完整16QAM通信链路实现,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·16qam·帧同步·卷积编码·viterbi译码·维特比译码·频偏锁定
s09071364 天前
ZYNQ DMA to UDP 数据传输系统设计文档
网络协议·fpga开发·udp
燎原星火*4 天前
QSPI IP核 基本参数
fpga开发