TCL管理Vivado工程

文章目录

  • TCL管理Vivado工程
    • [1. 项目目录](#1. 项目目录)
    • [2. 导出脚本文件](#2. 导出脚本文件)
    • [3. 修改TCL脚本](#3. 修改TCL脚本)
      • [3.1 project.tcl](#3.1 project.tcl)
      • [3.2 bd.tcl](#3.2 bd.tcl)
    • [4. 工程恢复](#4. 工程恢复)

TCL管理Vivado工程

工程结构

1. 项目目录

  • config: 配置文件、coe文件等。
  • doc: 文档
  • fpga: 最后恢复的fpga工程目录
  • ip: ip文件
  • mcs: bit流文件等,方便直接使用
  • src: .v、.vh等源文件
  • tcl: 用来恢复工程的tcl脚本

2. 导出脚本文件

通过TCL Console 将目录切换到tcl目录。

  1. 生成新建工程tcl脚本

    在TCL Console执行

    tcl 复制代码
    write_project_tcl -use_bd_files {./project.tcl}
  2. 如果工程有bd文件,生成对应的tcl脚本用于恢复工程。

    ( 需要打开对应的bd文件,不打开会找不到)

    tcl 复制代码
    write_bd_tcl -no_ip_version {./bd.tcl}

    如果有多个bd文件,需要依次打开然后执行上述指令。

    -no_ip_version选项用于去除IP的版本信息,方便工程在高版本vivado中打开的情况。

  3. 生成IP文件脚本

    tcl 复制代码
    write_ip_tcl [get_ips ETH_RX_FIFO] {./ip.tcl}

    这里采用将原工程中ip的xci文件直接拷贝到ip目录中的方式。

  4. 添加仿真文件和约束文件

    将原工程的源文件、仿真文文件、约束文件拷贝到src目录下。

    • vcode中存放源文件
    • xdc中存放约束文件

3. 修改TCL脚本

3.1 project.tcl

  1. 修改工程路径

    tcl 复制代码
    将
    set origin_dir "."
    修改为
    set origin_dir [ file dirname [ info script ] ]  
  2. 修改_xil_proj_name_即可更改工程名字

    tcl 复制代码
    set _xil_proj_name_ "promanagement"
  3. 修改恢复后工程的存放路径( 这里希望生成的工程在fpga目录下)

    tcl 复制代码
    将
    # Create project
    create_project ${_xil_proj_name_} ./${_xil_proj_name_} -part xc7z020clg484-1
    修改为
    create_project ${_xil_proj_name_} ../fpga/${_xil_proj_name_} -part xc7z020clg484-1
  4. 修改block design相关的配置

    tcl 复制代码
    将
    set files [list \
     [file normalize "${origin_dir}/../../promanagement/promanagement.srcs/sources_1/bd/system/system.bd" ]\
     [file normalize "${origin_dir}/../../promanagement/promanagement.srcs/sources_1/bd/system/hdl/system_wrapper.v" ]\
     [file normalize "${origin_dir}/../../promanagement/promanagement.srcs/sources_1/new/top.v" ]\
    ]
    set imported_files [import_files -fileset sources_1 $files]
    
    # Set 'sources_1' fileset file properties for remote files
    # None
    
    # Set 'sources_1' fileset file properties for local files
    set file "system/system.bd"
    set file_obj [get_files -of_objects [get_filesets sources_1] [list "*$file"]]
    set_property -name "registered_with_manager" -value "1" -objects $file_obj
    修改为
    # Create block design
    source $origin_dir/bd.tcl
    
    # Generate the wrapper
    set design_name [get_bd_designs]
    make_wrapper -files [get_files $design_name.bd] -top -import
    set files [list \
        [file normalize "${origin_dir}/../src/vcode/top.v" ]\
    ]
    set imported_files [import_files -fileset sources_1 $files]
  5. 修改v文件配置
    在上一步的修改内容中实际上已经进行了配置

  6. 修改ip文件配置

    tcl 复制代码
    将
    set files [list \
     [file normalize "${origin_dir}/../../promanagement/promanagement.srcs/sources_1/ip/clk_wiz_0/clk_wiz_0.xci" ]\
    ]
    修改为
    set files [list \
     [file normalize "${origin_dir}/../ip/clk_wiz_0/clk_wiz_0.xci" ] \
    ]
  7. 修改约束文件配置

    tcl 复制代码
    将
    set file "new/top.xdc"
    set file_obj [get_files -of_objects [get_filesets constrs_1] [list "*$file"]]
    set file "[file normalize "$origin_dir/../../promanagement/promanagement.srcs/constrs_1/new/top.xdc"]"
    修改为
    set file "xdc/top.xdc"
    set file_obj [get_files -of_objects [get_filesets constrs_1] [list "*$file"]]
    set file "[file normalize "$origin_dir/../src/xdc/top.xdc"]"

3.2 bd.tcl

tcl 复制代码
将
set list_projs [get_projects -quiet]
if { $list_projs eq "" } {
   create_project project_1 myproj -part xc7z020clg484-1
}
注释掉

4. 工程恢复

tcl 复制代码
source project.tcl
相关推荐
我送炭你添花5 分钟前
电子世界的奇妙冒险:从一个电阻开始(系列目录)
人工智能·单片机·嵌入式硬件·fpga开发
知识充实人生2 小时前
FPGA设计杂谈之九:HRIO/HPIO/HDIO
fpga开发·xilinx·hr i/o·hp i/o·hd i/o·io类型
maverick_11111 小时前
【FPGA】 在Verilog中,! 和 ~ 的区别
fpga开发
黄埔数据分析1 天前
QDMA把描述符当数据搬移, 不用desc engine
fpga开发
南檐巷上学2 天前
基于FPGA的正弦信号发生器、滤波器的设计(DAC输出点数受限条件下的完整正弦波产生器)
fpga开发·数字信号处理·dsp·dds
嵌入式-老费2 天前
Linux Camera驱动开发(fpga + csi rx/csi tx)
fpga开发
ALINX技术博客2 天前
【202601芯动态】全球 FPGA 异构热潮,ALINX 高性能异构新品预告
人工智能·fpga开发·gpu算力·fpga
JJRainbow3 天前
SN75176 芯片设计RS-232 转 RS-485 通信模块设计原理图
stm32·单片机·嵌入式硬件·fpga开发·硬件工程
s9123601013 天前
FPGA眼图
fpga开发
北京青翼科技3 天前
【PCIe732】青翼PCIe采集卡-优质光纤卡- PCIe接口-万兆光纤卡
图像处理·人工智能·fpga开发·智能硬件·嵌入式实时数据库