Si5383和以前同系列的Si5338类似，相比5338时钟输出路数增加，同时增加一路PPS输入
和5338类似，配置接口同样采用IIC接口，配置过程同样使用Clockbuilder软件，配置对应的频率
虽然接口也是IIC，但是由于5383的地址扩宽了，不再是一字节，而是采用两字节配置，芯片支持直接模式和间接模式
IIC采用IO模拟，将其挂载在BD总线上
芯片的配置流程如下图
SI5383时钟芯片驱动
FPGA_Linuxer2024-04-07 10:22
相关推荐
千宇宙航3 小时前
闲庭信步使用SV搭建图像测试平台：第三十二课——系列结篇语千宇宙航8 小时前
闲庭信步使用SV搭建图像测试平台：第三十一课——基于神经网络的手写数字识别小眼睛FPGA20 小时前
【RK3568+PG2L50H开发板实验例程】FPGA部分/紫光同创 IP core 的使用及添加forgeda1 天前
如何将FPGA设计验证效率提升1000倍以上(2)9527华安1 天前
FPGA实现40G网卡NIC，基于PCIE4C+40G/50G Ethernet subsystem架构，提供工程源码和技术支持search72 天前
写Verilog 的环境：逻辑综合、逻辑仿真search72 天前
Verilog 语法介绍 1-1结构小眼睛FPGA2 天前
【RK3568+PG2L50H开发板实验例程】Linux部分/FPGA dma_memcpy_demo 读写案例幸运学者2 天前
xilinx axi datamover IP使用demo搬砖的小码农_Sky2 天前
XILINX Zynq-7000系列FPGA的架构