Si5383和以前同系列的Si5338类似，相比5338时钟输出路数增加，同时增加一路PPS输入
和5338类似，配置接口同样采用IIC接口，配置过程同样使用Clockbuilder软件，配置对应的频率
虽然接口也是IIC，但是由于5383的地址扩宽了，不再是一字节，而是采用两字节配置，芯片支持直接模式和间接模式
IIC采用IO模拟，将其挂载在BD总线上
芯片的配置流程如下图
SI5383时钟芯片驱动
FPGA_Linuxer2024-04-07 10:22
相关推荐
3有青年6 小时前
Altera FPGA操作系统支持的情况分析国科安芯7 小时前
卫星通讯导航FPGA供电单元DCDC芯片ASP4644S2B可靠性分析stars-he10 小时前
FPGA学习笔记-图书馆存包柜，乒乓球游戏电路设计从此不归路10 小时前
FPGA 结构与 CAD 设计（第3章）下YprgDay12 小时前
Vivado单独综合某一模块查看资源消耗Joshua-a12 小时前
高云FPGA在线调试/逻辑分析仪简要使用流程博览鸿蒙1 天前
FPGA 工程中常见的基础硬件问题GateWorld1 天前
FPGA 实现无毛刺时钟切换Seraphina_Lily1 天前
从接口选型到体系结构认知——谈 CPU–FPGA–DSP 异构处理系统与同构冗余设计Seraphina_Lily2 天前
CPU–FPGA–DSP 异构系统中的总线接口选型——为什么 CPU 用 eLBC，而 DSP 用 XINTF？