Si5383和以前同系列的Si5338类似，相比5338时钟输出路数增加，同时增加一路PPS输入
和5338类似，配置接口同样采用IIC接口，配置过程同样使用Clockbuilder软件，配置对应的频率
虽然接口也是IIC，但是由于5383的地址扩宽了，不再是一字节，而是采用两字节配置，芯片支持直接模式和间接模式
IIC采用IO模拟，将其挂载在BD总线上
芯片的配置流程如下图
SI5383时钟芯片驱动
FPGA_Linuxer2024-04-07 10:22
相关推荐
FPGA_小田老师2 小时前
FPGA调试利器：JTAG to AXI Master IP核详解与实战演练FPGA_小田老师5 小时前
FPGA开发入门：深入理解计数器——数字逻辑的时序基石碎碎思5 小时前
用 FPGA 实现 PCIe 传输，开源核 LitePCIe 深度解读9527华安5 小时前
FPGA纯verilog实现JESD204B协议，基于AD9625数据接收，提供2套工程源码和技术支持Shang180989357269 小时前
MS2107高性能USB 2.0视频信号和音频采集,支持NTSC/PAL制式，适用于低成本视频采集设备学工科的皮皮志^_^11 小时前
网口学习理解博览鸿蒙17 小时前
FPGA高频面试问题整理—附答案cmc10281 天前
134.FPGA常见管脚与时钟的约束方法第二层皮-合肥1 天前
AD导出FPGA管脚的方法ehiway1 天前
国际先进！中科亿海微国产嵌入式FPGA IP核及EDA系统设计技术通过科技成果评价