Si5383和以前同系列的Si5338类似，相比5338时钟输出路数增加，同时增加一路PPS输入
和5338类似，配置接口同样采用IIC接口，配置过程同样使用Clockbuilder软件，配置对应的频率
虽然接口也是IIC，但是由于5383的地址扩宽了，不再是一字节，而是采用两字节配置，芯片支持直接模式和间接模式
IIC采用IO模拟，将其挂载在BD总线上
芯片的配置流程如下图
SI5383时钟芯片驱动
FPGA_Linuxer2024-04-07 10:22
相关推荐
I＇m a winner4 小时前
【IP核】 Xilinx FPGA LVDS 高速接口，含验证工程与板级测试用例I＇m a winner6 小时前
基于Xilinx FPGA的LVDS高速串行通信系统 - 完整源码解决方案(一）（文末附源码）国科安芯7 小时前
航天器多路并联大功率电源系统设计与ASP4644均流特性分析techdashen2 天前
从网络栈继续往下：micro:bit、2.4GHz、调制方式，以及一个不太靠谱但很有趣的想法FPGA小徐2 天前
FIR 数字滤波器 --verilog设计实现zlinear数据采集卡2 天前
从协议解析到波形实时显示：硬核拆解ZLinear采集卡上位机软件的开发架构pcjiushizhu2 天前
ModelSim 仿真时 Simulate 无反应或只显示 Loading 的解决方法：网卡问题排查FPGA小迷弟2 天前
vivado中的AXI Interconnect到底应该怎么用，他的底层原理是什么，一篇文档全部理清楚！！！国科安芯2 天前
ASC4T245S分组双向控制架构深度解析：独立DIR/OE控制、QFN16封装与混合方向总线桥接尤老师FPGA3 天前
GT系列2：GT基础架构（二）