Si5383和以前同系列的Si5338类似，相比5338时钟输出路数增加，同时增加一路PPS输入
和5338类似，配置接口同样采用IIC接口，配置过程同样使用Clockbuilder软件，配置对应的频率
虽然接口也是IIC，但是由于5383的地址扩宽了，不再是一字节，而是采用两字节配置，芯片支持直接模式和间接模式
IIC采用IO模拟，将其挂载在BD总线上
芯片的配置流程如下图
SI5383时钟芯片驱动
FPGA_Linuxer2024-04-07 10:22
相关推荐
乌恩大侠2 小时前
O-RAN Fronthual CU/Sync/Mgmt 平面和协议栈DS小龙哥15 小时前
基于Zynq FPGA的雷龙SD NAND存储芯片性能测试上理考研周导师1 天前
第二章 虚拟仪器及其构成原理FPGA技术实战1 天前
《探索Zynq MPSoC》学习笔记（二）bigbig猩猩2 天前
FPGA（现场可编程门阵列）的时序分析Terasic友晶科技2 天前
第2篇 使用Intel FPGA Monitor Program创建基于ARM处理器的汇编或C语言工程＜二＞码农阿豪2 天前
基于Zynq FPGA对雷龙SD NAND的测试江山如画，佳人北望2 天前
EDA技术简介淘晶驰AK2 天前
电子设计竞赛准备经历分享