Si5383和以前同系列的Si5338类似，相比5338时钟输出路数增加，同时增加一路PPS输入
和5338类似，配置接口同样采用IIC接口，配置过程同样使用Clockbuilder软件，配置对应的频率
虽然接口也是IIC，但是由于5383的地址扩宽了，不再是一字节，而是采用两字节配置，芯片支持直接模式和间接模式
IIC采用IO模拟，将其挂载在BD总线上
芯片的配置流程如下图
SI5383时钟芯片驱动
FPGA_Linuxer2024-04-07 10:22
相关推荐
-木槿昔年-8 小时前
【米尔-安路MYD-YM90X创意秀】飞龙派学习和PS串口实践Aaron15889 小时前
基于RFSOC+VU13P+GPU架构在雷达电子战的技术jifengzhiling14 小时前
伺服驱动器中DSP与FPGA高效协同架构解析太爱学习了18 小时前
FPGA图像处理之：图像畸变矫正原理及matlab与fpga实现技术性摸鱼1 天前
FPGA选型参数FPGA_小田老师2 天前
ibert 7 Series GT：IBERT远近端(内外)环回测试尤老师FPGA2 天前
【无标题】175063319452 天前
VIVADO VLA VIO 硬件调试 降采样FPGA小迷弟2 天前
基于FPGA开发高速ADC/DAC芯片笔记ZYNQRFSOC2 天前
基于XCKU5P纯逻辑 NVME测试