Si5383和以前同系列的Si5338类似，相比5338时钟输出路数增加，同时增加一路PPS输入
和5338类似，配置接口同样采用IIC接口，配置过程同样使用Clockbuilder软件，配置对应的频率
虽然接口也是IIC，但是由于5383的地址扩宽了，不再是一字节，而是采用两字节配置，芯片支持直接模式和间接模式
IIC采用IO模拟，将其挂载在BD总线上
芯片的配置流程如下图
SI5383时钟芯片驱动
FPGA_Linuxer2024-04-07 10:22
相关推荐
zlinear数据采集卡5 小时前
D223的SRAM硬件记录仪：外部触发与瞬态波形捕获方案szxinmai主板定制专家6 小时前
基于 RK3588 + Xilinx Kintex-7 FPGA 异构工业主控板设计方案Rambo.xia7 小时前
RFSoC高速采集卡设计项目：一块板卡串联综合优化5大核心技术XMAIPC_Robot8 小时前
RK3588+STM32：高性能机器人运动控制解决方案，兼顾实时性与AI算力zlinear数据采集卡11 小时前
D223的DDS信号发生器：10000点查找表与4通道16位DAC波形输出物质波波波1 天前
WS-RPE：面向边缘物理AI实时特征值计算的硬件工作窃取调度器与冗余PE激活架构我爱C编程1 天前
基于FPGA的DSB调制解调系统verilog开发zlinear数据采集卡1 天前
USB HS 480M高速传输与SRAM记录仪：DABM-D223数据存储系统全解析逻辑诗篇1 天前
基于 XCVU13P 的 4 路 100G 光纤 PCIe 处理板 PCIE727 硬件规格全解析玩嵌入式谁会脱发呀1 天前
【FPGA】 verilog设计spi读写flash实现数据DMA搬运