Si5383和以前同系列的Si5338类似，相比5338时钟输出路数增加，同时增加一路PPS输入
和5338类似，配置接口同样采用IIC接口，配置过程同样使用Clockbuilder软件，配置对应的频率
虽然接口也是IIC，但是由于5383的地址扩宽了，不再是一字节，而是采用两字节配置，芯片支持直接模式和间接模式
IIC采用IO模拟，将其挂载在BD总线上
芯片的配置流程如下图
SI5383时钟芯片驱动
FPGA_Linuxer2024-04-07 10:22
相关推荐
ZPC82105 天前
docker 镜像备份ZPC82105 天前
docker 使用GUI ROS2tiantianuser6 天前
RDMA设计53：构建RoCE v2 高速数据传输系统板级测试平台2博览鸿蒙6 天前
FPGA 和 IC，哪个前景更好？怎么选？FPGA_小田老师6 天前
xilinx原语：ISERDESE2原语详解（串并转换器）tiantianuser6 天前
RDMA设计50: 如何验证网络嗅探功能？Lzy金壳bing6 天前
基于Vivado平台对Xilinx-7K325t FPGA芯片进行程序在线更新升级unicrom_深圳市由你创科技6 天前
医疗设备专用图像处理板卡定制tiantianuser6 天前
RDMA设计52:构建RoCE v2 高速数据传输系统板级测试平台luoganttcc6 天前
Taalas 将人工智能模型蚀刻到晶体管上，以提升推理能力