Si5383和以前同系列的Si5338类似，相比5338时钟输出路数增加，同时增加一路PPS输入
和5338类似，配置接口同样采用IIC接口，配置过程同样使用Clockbuilder软件，配置对应的频率
虽然接口也是IIC，但是由于5383的地址扩宽了，不再是一字节，而是采用两字节配置，芯片支持直接模式和间接模式
IIC采用IO模拟，将其挂载在BD总线上
芯片的配置流程如下图
SI5383时钟芯片驱动
FPGA_Linuxer2024-04-07 10:22
相关推荐
qq_小单车15 小时前
xilinx-DNAFlamingˢ17 小时前
FPGA中的嵌入式块存储器RAM：从原理到实现的完整指南Flamingˢ18 小时前
FPGA中的存储器模型：从IP核到ROM的深度解析与应用实例FPGA小c鸡1 天前
【FPGA深度学习加速】RNN与LSTM硬件加速完全指南：从算法原理到硬件实现Aaron15882 天前
通信灵敏度计算与雷达灵敏度计算对比分析博览鸿蒙2 天前
IC 和 FPGA，到底区别在哪？思尔芯S2C2 天前
FPGA原型验证实战：如何应对外设连接问题Flamingˢ2 天前
FPGA实战：VGA成像原理、时序详解与Verilog控制器设计与验证FPGA_小田老师2 天前
xilinx原语：OSERDES2（并串转换器）原语详解Blossom.1182 天前
从数字大脑到物理实体：具身智能时代的大模型微调与部署实战