Si5383和以前同系列的Si5338类似，相比5338时钟输出路数增加，同时增加一路PPS输入
和5338类似，配置接口同样采用IIC接口，配置过程同样使用Clockbuilder软件，配置对应的频率
虽然接口也是IIC，但是由于5383的地址扩宽了，不再是一字节，而是采用两字节配置，芯片支持直接模式和间接模式
IIC采用IO模拟，将其挂载在BD总线上
芯片的配置流程如下图
SI5383时钟芯片驱动
FPGA_Linuxer2024-04-07 10:22
相关推荐
9527华安5 小时前
FPGA实现Aurora 64B66B图像视频点对点传输，基于GTH高速收发器，提供2套工程源码和技术支持XINVRY-FPGA15 小时前
EPM240T100I5N Altera FPGA MAX II CPLD第二层皮-合肥21 小时前
FPGA实现ETH接口璞致电子1 天前
【PZ-ZU47DR-KFB】璞致FPGA ZYNQ UltraScalePlus RFSOC QSPI Flash 固化常见问题说明陌夏微秋1 天前
FPGA硬件设计2 最小芯片系统-ZYNQ7020/7010风已经起了2 天前
FPGA学习笔记——IIC协议简介逐梦之程2 天前
FPGA-Vivado2017.4-建立AXI4用于单片机与FPGA之间数据互通XINVRY-FPGA2 天前
10CL016YF484C8G Altera FPGA Cyclone嵌入式-老费3 天前
产品开发实践（常见的软硬结合方式）FakeOccupational3 天前
【电路笔记 通信】AXI4-Lite协议 FPGA实现 & Valid-Ready Handshake 握手协议