Si5383和以前同系列的Si5338类似，相比5338时钟输出路数增加，同时增加一路PPS输入
和5338类似，配置接口同样采用IIC接口，配置过程同样使用Clockbuilder软件，配置对应的频率
虽然接口也是IIC，但是由于5383的地址扩宽了，不再是一字节，而是采用两字节配置，芯片支持直接模式和间接模式
IIC采用IO模拟，将其挂载在BD总线上
芯片的配置流程如下图
SI5383时钟芯片驱动
FPGA_Linuxer2024-04-07 10:22
相关推荐
ThreeYear_s18 分钟前
基于FPGA的PID算法学习———实现PID比例控制算法第二层皮-合肥4 小时前
实战案例-FPGA如何实现JESD204B可重复的延迟9527华安13 小时前
国产安路FPGA实现图像视频采集转HDMI输出，提供5套TD工程源码和技术支持DQI-king1 天前
ZYNQ学习记录FPGA(二)Verilog语言9527华安1 天前
国产安路FPGA纯verilog图像缩放，工程项目解决方案，提供5套TD工程源码和技术支持俺不是西瓜太郎´•ﻌ•`1 天前
实验四：图像灰度处理GateWorld1 天前
《从零掌握MIPI CSI-2: 协议精解与FPGA摄像头开发实战》-- CSI-2 协议详细解析（四）DPHY ECC贝塔实验室1 天前
FPGA 的硬件结构GateWorld2 天前
《深入解析SPI协议及其FPGA高效实现》-- 第三篇：FPGA实现关键技术与优化XMAIPC_Robot2 天前
RK3568/RK3588 KVM系统虚拟化解决方案