Si5383和以前同系列的Si5338类似，相比5338时钟输出路数增加，同时增加一路PPS输入
和5338类似，配置接口同样采用IIC接口，配置过程同样使用Clockbuilder软件，配置对应的频率
虽然接口也是IIC，但是由于5383的地址扩宽了，不再是一字节，而是采用两字节配置，芯片支持直接模式和间接模式
IIC采用IO模拟，将其挂载在BD总线上
芯片的配置流程如下图
SI5383时钟芯片驱动
FPGA_Linuxer2024-04-07 10:22
相关推荐
xyx-3v2 小时前
zynq7010和zynq7020的区别xyx-3v4 小时前
LUT（Look-Up Table，查找表）的定义与核心概念明德扬19 小时前
K7+AD9144 多模式实测｜8 种 JESD204B 配置全覆盖验证xyx-3v1 天前
SOC相对于版上系统的优势是什么？Aaron15882 天前
RFSOC+VU13P+GPU 在6G互联网中的技术应用stars-he2 天前
基于 Design Compiler 的 UDP Payload 追加控制模块综合与门级后仿真尤老师FPGA3 天前
HDMI数据的接收发送实验（十）逻辑诗篇3 天前
破核拆解：PCIE719——基于Xilinx Zynq UltraScale+的高性能SAS扩展卡设计逻辑诗篇3 天前
高性能存储扩展利器｜PCIE719 基于Zynq UltraScale+的企业级可编程SAS方案liuluyang5303 天前
SV主要关键词详解