Si5383和以前同系列的Si5338类似，相比5338时钟输出路数增加，同时增加一路PPS输入
和5338类似，配置接口同样采用IIC接口，配置过程同样使用Clockbuilder软件，配置对应的频率
虽然接口也是IIC，但是由于5383的地址扩宽了，不再是一字节，而是采用两字节配置，芯片支持直接模式和间接模式
IIC采用IO模拟，将其挂载在BD总线上
芯片的配置流程如下图
SI5383时钟芯片驱动
FPGA_Linuxer2024-04-07 10:22
相关推荐
Terasic友晶科技9 小时前
答疑解惑|Agilex 5如何指定Boot Core及设定Core的运行频率？辰丁电子15 小时前
allegro入门教程-菜单栏Route吉他英雄一里18 小时前
FPGA工具篇--ILA鸥梨菌Honevid18 小时前
UVM sequence-driver 通信模型（详细讲解）博览鸿蒙19 小时前
数字芯片设计实战路线：硬件工程师的 FPGAzhutier-20 小时前
Vivado+Artix7+W25Q128JVEIQ FPGA固化程序到FLASH里面教程hexiaoyan82720 小时前
FMC 子卡设计原理图：154-基于FMC 八路SFP+万兆光纤子卡北京青翼科技1 天前
青翼基于PCIe总线架构的4路HD-SDI/3G-SDI视频图像模拟源丨图像处理涛tao讲道2 天前
星载FPGA选型与抗辐射设计手册艾芯微科技2 天前
钰泰 ETA6973PQ3Y｜QFN3×3 2A 同步降压 Buck，I2C 可配置多档输出，动态调压 PMIC