Si5383和以前同系列的Si5338类似，相比5338时钟输出路数增加，同时增加一路PPS输入
和5338类似，配置接口同样采用IIC接口，配置过程同样使用Clockbuilder软件，配置对应的频率
虽然接口也是IIC，但是由于5383的地址扩宽了，不再是一字节，而是采用两字节配置，芯片支持直接模式和间接模式
IIC采用IO模拟，将其挂载在BD总线上
芯片的配置流程如下图
SI5383时钟芯片驱动
FPGA_Linuxer2024-04-07 10:22
相关推荐
燎原星火*13 小时前
FMC接口定义CHY_12813 小时前
JESD204B 协议解析（4）Subclass2 时序分析FPGA_无线通信13 小时前
FPGA rgmii/gmiiFPGA_无线通信13 小时前
PCIe H2C DMA中Tag 乱序重排算法1560820721919 小时前
PCIE-403 Pro VU13P+47DR信号处理板156082072191 天前
基于7VX690T FPGA实现万兆TCP/IP资源和性能测试nuoxin1142 天前
GSV1011-富利威-HDMI芯片选型ChipCamp2 天前
FPGA开发入门----1. Mux的三种写法，RTL的认知大提升！XINVRY-FPGA3 天前
XCVP1802-2MSILSVC4072 AMD Xilinx Versal Premium Adaptive SoC FPGA9527华安3 天前
国产安路FPGA开发设计培训课程，提供开发板+工程源码+视频教程+技术支持