Si5383和以前同系列的Si5338类似，相比5338时钟输出路数增加，同时增加一路PPS输入
和5338类似，配置接口同样采用IIC接口，配置过程同样使用Clockbuilder软件，配置对应的频率
虽然接口也是IIC，但是由于5383的地址扩宽了，不再是一字节，而是采用两字节配置，芯片支持直接模式和间接模式
IIC采用IO模拟，将其挂载在BD总线上
芯片的配置流程如下图
SI5383时钟芯片驱动
FPGA_Linuxer2024-04-07 10:22
相关推荐
GateWorld13 小时前
FPGA内部模块详解之四 算力引擎——数字信号处理单元（DSP Slice）深度解析weiyvyy14 小时前
嵌入式硬件接口开发的核心原则Kong_199414 小时前
芯片开发学习笔记·二十一——primetime静态时序分析S＆Z346315 小时前
[SZ901] 多路FPGA 网络下载器总览Shang1809893572620 小时前
SSD202D星宸科技SigmaStar一颗高度集成的嵌入式智能触控显示板解决方案SSD202集成了硬件H.264/H.265视频解码器、内置了DDR青山_FPGA1 天前
AT24CM01芯片的时序是如何进行控制的？FPGA小迷弟1 天前
FPGA工程师面试题汇总（二）unicrom_深圳市由你创科技2 天前
如何根据项目需求选型FPGA器件？逻辑单元、BRAM、DSP切片怎么看？Saniffer_SH2 天前
【高清视频】实验室搭建PCIe 6.0测试环境需要的retimer卡介绍GateWorld2 天前
FPGA内部模块PFU配置: 6输入LUT如何实现32位移位寄存器