Si5383和以前同系列的Si5338类似，相比5338时钟输出路数增加，同时增加一路PPS输入
和5338类似，配置接口同样采用IIC接口，配置过程同样使用Clockbuilder软件，配置对应的频率
虽然接口也是IIC，但是由于5383的地址扩宽了，不再是一字节，而是采用两字节配置，芯片支持直接模式和间接模式
IIC采用IO模拟，将其挂载在BD总线上
芯片的配置流程如下图
SI5383时钟芯片驱动
FPGA_Linuxer2024-04-07 10:22
相关推荐
X_xcccc1 小时前
2026高端FPGA开发平台权威评测与选型指南威嵌神州1 小时前
军工加固计算机七大核心特性解析｜国产化、宽温、强加固工程实现FPGA小迷弟1 小时前
高云半导体深度解读：国产FPGA车规赛道的领跑者努力搬砖的小H1 小时前
FPGA应用技巧之Block Design基本使用方法ALINX技术博客2 小时前
【黑金云课堂】FPGA技术教程FPGA 基础：HDMI视频输入与环路输出实验hahaha60163 小时前
HLS高层次综合设计--axi之burst纠偏珞光电子USRP SDR软件无线电平台1 天前
国产嵌入式SDR平台LW-E320-G详解：射频、FPGA、ARM架构与应用选型FPGA小迷弟1 天前
【硬核通俗】FPGA实现SDR软件无线电完整技术解析（原理+架构+实战）Eloudy2 天前
HSB FPGA 架构总体Terasic友晶科技2 天前
【教程】Agilex 5 SOC FPGA的HPS端如何响应FPGA端中断（三）——设备树Overlay