错题记录-华为海思

华为 海思数字芯片

参考 :FPGA开发/数字IC笔试系列(5) 华为海思IC笔试解析

FPGA开发/数字IC笔试系列(6) 华为海思IC笔试解析

SystemVerilog Function与Task的区别

readmemh与readmemb这两个系统任务是用来从指定文件中读取数据到寄存器数组或者RAM、ROM中。除了可以在仿真的任何时刻被执行使用外,根据综合工具的不同,也可以用来对RAM或者ROM进行初始化(Vivado支持)。

使用格式共6种:

  • $readmemb("<数据文件名>",<数组名>)
  • $readmemb("<数据文件名>",<数组名>,<起始地址>)
  • $readmemb("<数据文件名>",<数组名>,<起始地址>,<结束地址>)
  • $readmemh("<数据文件名>",<数组名>)
  • $readmemh("<数据文件名>",<数组名>,<起始地址>)
  • $readmemh("<数据文件名>",<数组名>,<起始地址>,<结束地址>)

readmemh(h,hexadecimal,十六进制)用来读取16进制的数据,而readmemb(b,binary,2进制)则用来读取2进制的数据。由于二者用法几乎一样,仅仅是读取数字的进制不同。

在这两个系统任务中,被读取的数据文件的内容只能包含:空格、换行、制表格、注释、二进制或十六进制的数字。数字中不能包含位宽说明和格式说明,对于readmemb和readmemh系统任务,每个数字可以是二进制或者十六进制数字。另外,数字必须用空白或注释来分隔开。


相关推荐
云雾J视界1 小时前
6G通信基站原型开发:Stratix 10 SoC片上128位AXI总线优化与400G加密引擎实现
fpga开发·soc·加密引擎·axi4总线·hyperflex架构·32核并行架构
江蘇的蘇3 小时前
UltraScale/+ FPGA实现万兆网的两种方式:GT核、10G Ethernet Subsystem核
fpga开发
骁的小小站9 小时前
Verilator 和 GTKwave联合仿真
开发语言·c++·经验分享·笔记·学习·fpga开发
知识充实人生9 小时前
时序收敛方法一:控制集优化
stm32·单片机·fpga开发
FPGA_ADDA15 小时前
小尺寸13*13cmRFSOC47DR数模混合信号处理卡
fpga开发·信号处理·射频采集·rfsoc·高速adda·8发8收
南檐巷上学1 天前
Vivado调用FFT IP核进行数据频谱分析
fpga开发·fpga·vivado·fft·快速傅里叶变化
奋斗的牛马1 天前
FPGA—ZYNQ学习Helloward(二)
单片机·嵌入式硬件·学习·fpga开发
FPGA_小田老师2 天前
FPGA调试利器:JTAG to AXI Master IP核详解与实战演练
fpga开发·jtag测试·jtag2axi ip·ddr3自动化
FPGA_小田老师2 天前
FPGA开发入门:深入理解计数器——数字逻辑的时序基石
fpga开发·verilog·状态机·计数器·计数器设计
碎碎思2 天前
用 FPGA 实现 PCIe 传输,开源核 LitePCIe 深度解读
fpga开发