FPGA搭积木之计数器

目录

1.前言

在使用FPGA设计硬件时经常会用到计数器,虽然很简单,但是每次都要反复去写计数器,显得很麻烦而且效率低。今天就分享一个之前自己设计的计数器,可以调整位宽,以及选择是向上或向下计数。

2.设计

不含输入计数值的:

verilog 复制代码
`timescale 1ns / 1ps

module counter #(parameter CNT_NUM = 4'd8,
				parameter	ADD = 1'b1)
(	
	input							clk			,
	input							rst_n		,
	input							En_cnt		,
	
	output	reg	[$clog2(CNT_NUM) - 1:0]	cnt		,
	output							cnt_last			
);

wire	end_cnt;

always @(posedge clk or negedge rst_n)begin
    if(!rst_n)begin
        cnt <= ADD ? 'd0 : CNT_NUM - 1;
    end
    else if(En_cnt)begin
        if(end_cnt)begin
            cnt <= ADD ? 'd0 : CNT_NUM - 1;
		end
        else begin
            cnt <= ADD ? cnt + 1'b1 : cnt - 1'b1;
		end
    end
end

assign end_cnt = ADD ? cnt == CNT_NUM - 1 : cnt == 0;
assign cnt_last = end_cnt ? 1'b1:1'b0;
endmodule

含最大计数值输入的:

verilog 复制代码
`timescale 1ns / 1ps

module counter_in #(parameter CNT_NUM = 4'd8,
				parameter	ADD = 1'b1)
(	
	input								clk			,
	input								rst_n		,
	input								En_cnt		,
	input		[$clog2(CNT_NUM) - 1:0]	cnt_din		,
	
	output	reg	[$clog2(CNT_NUM) - 1:0]	cnt			,
	output								cnt_last			
);

wire	end_cnt;

always @(posedge clk or negedge rst_n)begin
    if(!rst_n)begin
        cnt <= ADD ? 'd0 : cnt_din;
    end
    else if(En_cnt)begin
        if(end_cnt)begin
            cnt <= ADD ? 'd0 : cnt_din;
		end
        else begin
            cnt <= ADD ? cnt + 1'b1 : cnt - 1'b1;
		end
    end
end

assign end_cnt = ADD ? cnt == cnt_din : cnt == 0;
assign cnt_last = end_cnt ? 1'b1:1'b0;
endmodule

3仿真

verilog 复制代码
`timescale 1ns / 1ps
module counter_tb();
parameter CNT_NUM = 4'd8;
parameter	ADD = 1'b0;
parameter T = 10;
reg								clk		 	;
reg								rst_n	 	;
reg								En_cnt		;
reg		[$clog2(CNT_NUM) - 1:0]	cnt_din		;
wire	[$clog2(CNT_NUM) - 1:0]	cnt		 	;
wire							cnt_last	;

counter_in #(.CNT_NUM(CNT_NUM),
			.ADD(ADD))
counter_test(
.clk		(clk		),	
.rst_n		(rst_n		),
.En_cnt		(En_cnt		),
.cnt_din	(cnt_din	),         
.cnt		(cnt		),	
.cnt_last	(cnt_last	)
);		

always #(T/2) clk = ~clk;

initial begin
	clk = 1'b0;
	cnt_din = CNT_NUM -1;
	rst_n = 1'b0;
	#(10*T)
	rst_n = 1'b1;
	En_cnt = 1'b0;
	#(10*T)
	En_cnt = 1'b1;
	
end			 
endmodule

此合集持续分享一些笔者自己设计的可复用硬件模块:FPGA搭积木

相关推荐
荆白雪2 小时前
触摸按键控制LED
fpga开发
sz66cm8 小时前
FPGA基础 -- cocotb仿真之任务调度cocotb.start_soon与asyncio的使用注意事项
fpga开发
霖0010 小时前
ZYNQ裸机开发指南笔记
人工智能·经验分享·笔记·matlab·fpga开发·信号处理
tiantianuser10 小时前
NVMe高速传输之摆脱XDMA设计52: 上板资源占用率分析
fpga开发·nvme·pcie·xdma·高性能nvme
我爱C编程11 小时前
【仿真测试】基于FPGA的完整DQPSK通信链路实现,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·帧同步·viterbi译码·dqpsk·频偏锁定·定时点
nnerddboy11 小时前
FPGA自学笔记(正点原子ZYNQ7020):2.IP核与组成
fpga开发
碰大点14 小时前
第8章 zynq uboot更新系统镜像并引导启动和个人心得
驱动开发·fpga开发·uboot·zynq
szxinmai主板定制专家14 小时前
基于ARM+FPGA的无人机数据采集卡,6通道24bit采集
arm开发·嵌入式硬件·fpga开发·无人机·能源
贝塔实验室16 小时前
QPSK信号载波同步技术---四相Costas 环法
数学建模·fpga开发·硬件工程·动态规划·信息与通信·信号处理·傅立叶分析
bnsarocket1 天前
Verilog和FPGA的自学笔记2——点亮LED
笔记·fpga开发·verilog·自学