Modelsim自动仿真平台的搭建

Modelsim自动仿真平台的搭建

如果要搭建自动仿真平台脚本那就需要更改下面3个文件。run_simulation.bat、complie.do和wave.do文件。注:前提是安装了modulsim并且配置好了环境变量,这里不过多介绍。

一、下面是run_simulation.bat文件的内容

bash 复制代码
: 注释的时候冒号后必须要有一个空格,否则认为是一个标签
@echo off
@cls
: 这个是控制台的标题:FPGA Auto Simulation batch script
title FPGA Auto Simulation batch script

: 关键词echo是一个显示命令,可以在控制台中显示ModelSim simulation
echo ModelSim simulation

: 这一行echo.表示在控制台中空一行
echo.

: 提示输入1就开始仿真
echo Press '1' to start tb_histogram_reg simulation
echo.

: 该标签是input,用于接收用户的输入
:input
set INPUT=
set /P INPUT=Type test number: %=%
: 控制台输入1时,就运行run1这个标签里面的代码
if "%INPUT%"=="1" goto run1
goto end

: 语句vsim -do "do compile.do"可以调用modulsim执行脚本.do。vsim关键词可以在系统变量中找到modulsim的路径并启动运行.do文件
:run1
@cls
echo Start tb_histogram_reg Simulation;
echo.
echo.
: 切换到这个目录下testbench/tb_histogram_reg
cd testbench/tb_histogram_reg
vsim -do "do compile.do"
goto clean_workspace

:clean_workspace

rmdir /S /Q work
del vsim.wlf
del transcript.

:end

二、compile.do文件的语法

do 复制代码
vlib work
vmap work work
vlog  -work work glbl.v

#library
#vlog  -work work ../../library/artix7/*.v

#IP
#vlog  -work work ../../../source_code/ROM_IP/rom_controller.v

#SourceCode  对源码进行编译
vlog  -work work ../design/m_histogram_reg.v

#Testbench vlog关键字编译测试激励文件
vlog  -work work testbench_top.v 

# vsim这个语句是是将testbench_top文件添加到work文件夹下面,然后进行仿真
vsim -voptargs=+acc -L unisims_ver -L unisim -L work -Lf unisims_ver work.glbl work.testbench_top

#Add signal into wave window  运行wava.do文件
do wave.do

#run -all

三、wave.do文件

只有一条语句,主要是添加想要观测的波形到modulsim中。将testbench_top这个文件中的所有信号,包括wire,reg类型或者其他类型的信号全部添加到波形中

复制代码
add wave -position insertpoint sim:/testbench_top/*
c 复制代码
--晓凡  2024年4月29日于武汉书
相关推荐
FPGA小迷弟3 小时前
FPGA 时序约束基础:从时钟定义到输入输出延迟的完整设置
前端·学习·fpga开发·verilog·fpga
daxi1508 小时前
Verilog入门实战——第3讲:流程控制语句(if-else / case / 循环结构)
fpga开发·fpga
biubiuibiu10 小时前
工业机器人编程语言详解:多样化选择与应用
fpga开发·机器人
lf28248143110 小时前
04 DDS信号发生器
fpga开发
szxinmai主板定制专家11 小时前
基于 STM32 + FPGA 船舶电站控制器设计与实现
arm开发·人工智能·stm32·嵌入式硬件·fpga开发·架构
ARM+FPGA+AI工业主板定制专家21 小时前
基于ARM+FPGA+AI的船舶状态智能监测系统(二)软硬件设计,模拟量,温度等采集与分析
arm开发·人工智能·目标检测·fpga开发
szxinmai主板定制专家1 天前
基于ZYNQ MPSOC船舶数据采集仪器设计(一)总体设计方案,包括振动、压力、温度、流量等参数
arm开发·人工智能·嵌入式硬件·fpga开发
FPGA小迷弟1 天前
高频时钟设计:FPGA 多时钟域同步与时序收敛实战方案
前端·学习·fpga开发·verilog·fpga
szxinmai主板定制专家1 天前
基于ZYNQ MPSOC船舶数据采集仪器设计(三)振动,流量,功耗,EMC,可靠性测试
arm开发·人工智能·嵌入式硬件·fpga开发
hoiii1871 天前
Vivado下Verilog交通灯控制器设计
fpga开发