Modelsim自动仿真平台的搭建

Modelsim自动仿真平台的搭建

如果要搭建自动仿真平台脚本那就需要更改下面3个文件。run_simulation.bat、complie.do和wave.do文件。注:前提是安装了modulsim并且配置好了环境变量,这里不过多介绍。

一、下面是run_simulation.bat文件的内容

bash 复制代码
: 注释的时候冒号后必须要有一个空格,否则认为是一个标签
@echo off
@cls
: 这个是控制台的标题:FPGA Auto Simulation batch script
title FPGA Auto Simulation batch script

: 关键词echo是一个显示命令,可以在控制台中显示ModelSim simulation
echo ModelSim simulation

: 这一行echo.表示在控制台中空一行
echo.

: 提示输入1就开始仿真
echo Press '1' to start tb_histogram_reg simulation
echo.

: 该标签是input,用于接收用户的输入
:input
set INPUT=
set /P INPUT=Type test number: %=%
: 控制台输入1时,就运行run1这个标签里面的代码
if "%INPUT%"=="1" goto run1
goto end

: 语句vsim -do "do compile.do"可以调用modulsim执行脚本.do。vsim关键词可以在系统变量中找到modulsim的路径并启动运行.do文件
:run1
@cls
echo Start tb_histogram_reg Simulation;
echo.
echo.
: 切换到这个目录下testbench/tb_histogram_reg
cd testbench/tb_histogram_reg
vsim -do "do compile.do"
goto clean_workspace

:clean_workspace

rmdir /S /Q work
del vsim.wlf
del transcript.

:end

二、compile.do文件的语法

do 复制代码
vlib work
vmap work work
vlog  -work work glbl.v

#library
#vlog  -work work ../../library/artix7/*.v

#IP
#vlog  -work work ../../../source_code/ROM_IP/rom_controller.v

#SourceCode  对源码进行编译
vlog  -work work ../design/m_histogram_reg.v

#Testbench vlog关键字编译测试激励文件
vlog  -work work testbench_top.v 

# vsim这个语句是是将testbench_top文件添加到work文件夹下面,然后进行仿真
vsim -voptargs=+acc -L unisims_ver -L unisim -L work -Lf unisims_ver work.glbl work.testbench_top

#Add signal into wave window  运行wava.do文件
do wave.do

#run -all

三、wave.do文件

只有一条语句,主要是添加想要观测的波形到modulsim中。将testbench_top这个文件中的所有信号,包括wire,reg类型或者其他类型的信号全部添加到波形中

复制代码
add wave -position insertpoint sim:/testbench_top/*
c 复制代码
--晓凡  2024年4月29日于武汉书
相关推荐
fei_sun8 小时前
同步FIFO
fpga开发
水云桐程序员13 小时前
电子自动化技术(EDA技术)FPGA概述
运维·fpga开发·自动化
lf28248143113 小时前
05 AD9361 LVDS数字接口简介
fpga开发
Flamingˢ13 小时前
ZYNQ+OV5640+VDMA+HDMI视频链路搭建实录:从摄像头采集到实时显示
arm开发·嵌入式硬件·fpga开发·vim·音视频
Flamingˢ14 小时前
基于 FPGA 的帧间差分运动检测
人工智能·目标跟踪·fpga开发
fei_sun14 小时前
时序逻辑电路设计基础
fpga开发
知识充实人生1 天前
FPGA设计杂谈之十一:时序报告中时钟的上升沿与下降沿详解
fpga开发·时序分析·rise·fall·negedge·posedge
FPGA小迷弟2 天前
FPGA工程师面试题汇总(二十五)
网络协议·tcp/ip·fpga开发·verilog·fpga
Flamingˢ2 天前
ZYNQ + OV5640 + HDMI 视频系统调试记录:一次 RGB888 与 RGB565 引发的黑屏问题
arm开发·嵌入式硬件·fpga开发·vim·音视频
Flamingˢ3 天前
YNQ + OV5640 视频系统开发(二):OV5640_Data IP 核源码解析
arm开发·嵌入式硬件·网络协议·tcp/ip·fpga开发·vim·音视频