第11篇:创建Nios II工程之控制多个七段数码管

Q:DE2-115开发板上有8个七段数码管,如何用PIO IP并设计Nios II工程控制呢?

**A:**基本思路:DE2-115上有8个7位七段数码管,而一个PIO最多可配置为32位,如此就可以添加2个PIO都配置为28位output。

Nios II软件工程的C程序调用2次IOWR(base, 0, data)函数分别对2组HEX进行写操作,控制8个七段数码管同时循环显示0~F。

注:可以参考Intel的使用 Qsys 组件编辑器建立自定义 Qsys 组件教程创建一个自定义 HEX IP核并添加到Platform Designer系统,DE2-115 CD-ROM/DE2_115_demonstrations/DE2_115_golden_sopc/ip里有自定义 HEX IP核TERASIC_SEG7。

相关推荐
Terasic友晶科技2 小时前
第7篇:Linux程序访问控制FPGA端LEDR<五>
fpga开发·嵌入式系统·de1-soc开发板
FakeOccupational11 小时前
fpga系列 HDL:跨时钟域同步 4-phase handshake(四相握手通信协议,请求-确认机制)浅释与代码实现
fpga开发
Terasic友晶科技15 小时前
第4篇:Linux程序访问控制FPGA端LEDR<二>
fpga开发·de1-soc开发板·linux嵌入式程序
mcupro15 小时前
TQTT_KU5P开发板教程---文件的烧写与程序固化
嵌入式硬件·fpga开发
知行合一←_←17 小时前
实战篇-主时钟约束
fpga开发
奋斗的牛马17 小时前
FPAG_BUFFER学习
学习·fpga开发
胡叨叨-FPGAer20 小时前
公司级项目-AD9914扫频源(三)评估板与上位机的初步调试
fpga开发
soulermax1 天前
华为数字芯片机考2025合集1已校正
华为·fpga开发·架构·系统架构·硬件架构
一条九漏鱼1 天前
verilog有符号数的乘法
fpga开发
soulermax1 天前
华为数字芯片机考2025合集3已校正
嵌入式硬件·华为·fpga开发