第11篇:创建Nios II工程之控制多个七段数码管

Q:DE2-115开发板上有8个七段数码管,如何用PIO IP并设计Nios II工程控制呢?

**A:**基本思路:DE2-115上有8个7位七段数码管,而一个PIO最多可配置为32位,如此就可以添加2个PIO都配置为28位output。

Nios II软件工程的C程序调用2次IOWR(base, 0, data)函数分别对2组HEX进行写操作,控制8个七段数码管同时循环显示0~F。

注:可以参考Intel的使用 Qsys 组件编辑器建立自定义 Qsys 组件教程创建一个自定义 HEX IP核并添加到Platform Designer系统,DE2-115 CD-ROM/DE2_115_demonstrations/DE2_115_golden_sopc/ip里有自定义 HEX IP核TERASIC_SEG7。

相关推荐
Aaron15884 小时前
三种主流接收机架构(超外差、零中频、射频直采)对比及发展趋势浅析
c语言·人工智能·算法·fpga开发·架构·硬件架构·信号处理
博览鸿蒙4 小时前
一颗数字系统是如何在 FPGA 上“跑起来”的?
fpga开发
雨洛lhw9 小时前
FPGA JTAG接口设计全解析
fpga开发·jtag
minglie118 小时前
iverilog 配合 Makefile 搭建 Verilog 仿真工程
fpga开发
芒果树技术18 小时前
MangoTree案例分享:基于AtomRIO FPGA平台,客户实现自适应主动减振
测试工具·fpga开发·模块测试
雨洛lhw19 小时前
按键电路设计的细节
fpga开发
minglie11 天前
vio_uart的浏览器版上位机
fpga开发
不吃鱼的羊1 天前
达芬奇PWM模块
单片机·嵌入式硬件·fpga开发
FPGA小迷弟1 天前
京微齐力FPGA联合modelsim仿真操作
fpga开发·ic·verilog·fpga·仿真
浩子智控1 天前
zynq上用verilog实现单稳态电路
fpga开发