第11篇:创建Nios II工程之控制多个七段数码管

Q:DE2-115开发板上有8个七段数码管,如何用PIO IP并设计Nios II工程控制呢?

**A:**基本思路:DE2-115上有8个7位七段数码管,而一个PIO最多可配置为32位,如此就可以添加2个PIO都配置为28位output。

Nios II软件工程的C程序调用2次IOWR(base, 0, data)函数分别对2组HEX进行写操作,控制8个七段数码管同时循环显示0~F。

注:可以参考Intel的使用 Qsys 组件编辑器建立自定义 Qsys 组件教程创建一个自定义 HEX IP核并添加到Platform Designer系统,DE2-115 CD-ROM/DE2_115_demonstrations/DE2_115_golden_sopc/ip里有自定义 HEX IP核TERASIC_SEG7。

相关推荐
坏孩子的诺亚方舟5 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐5 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐5 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH6 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡6 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安6 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
FPGA小徐7 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发
国科安芯7 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究
单片机·嵌入式硬件·安全·fpga开发·架构·risc-v
ALINX技术博客7 天前
【黑金云课堂】FPGA技术教程FPGA基础:I2C 总线通信技术
fpga开发·i2c
Hello-FPGA7 天前
Xilinx KU040 FPGA Camera Link 图像采集
c++·fpga开发