第12篇:Interval Timer(间隔计时器)IP应用--控制LED<一>

Q:Interval Timer IP的基本原理是什么?如何用Interval Timer IP控制LED?

**A:**Interval Timer核是Avalon架构处理器系统如Nios II处理器的间隔计时器。Nios II处理器通过对Interval Timer IP的control寄存器进行写操作,从而控制计时器的启动、停止和重置,并且当计时器达到0时启用或禁用中断请求(IRQ),指定一次性倒计时或连续倒计时模式。

Interval Timer的寄存器文件位于Quartus软件安装路径下如...\intelFPGA\18.1\ip\altera\sopc_builder_ip\altera_avalon_timer\inc。本次实验我们主要用计时器状态寄存器中定义的IOWR(base, ALTERA_AVALON_TIMER_STATUS_REG, data)函数,在Nios II软件工程的main.c中为IOWR(TIMER1_BASE, 0, 0x00),以及控制寄存器中的IOWR(base, ALTERA_AVALON_TIMER_CONTROL_REG, data)函数,在Nios II软件工程的main.c中为IOWR(TIMER1_BASE, 1, 0x07),作为使能中断语句。

本次实验我们添加一个1s计时器,使DE2-115上的18个LEDR 点亮1s后熄灭1s,如此循环。硬件系统通过Quartus软件中的Platform Designer创建,包括其他所IP核模块如LED的PIO,Nios II处理器执行数据读取和写入来控制LEDR。

更多关于Interval Timer核的详细说明和用法可参考Embedded Peripherals IP User Guide中的23. Interval Timer Core这一节。

相关推荐
ooo-p2 小时前
FPGA学习篇——Verilog学习Led灯的实现
学习·fpga开发
嵌入式-老费2 小时前
Zynq开发实践(FPGA之选择开发板)
fpga开发
风_峰5 小时前
PuTTY软件访问ZYNQ板卡的Linux系统
linux·服务器·嵌入式硬件·fpga开发
电子凉冰17 小时前
FPGA入门-状态机
fpga开发
Aczone2818 小时前
硬件(十)IMX6ULL 中断与时钟配置
arm开发·单片机·嵌入式硬件·fpga开发
晓晓暮雨潇潇1 天前
Serdes专题(1)Serdes综述
fpga开发·serdes·diamond·latticeecp3
XINVRY-FPGA1 天前
XCKU15P-2FFVA1760I AMD 赛灵思 Xilinx Kintex UltraScale+ FPGA
arm开发·嵌入式硬件·阿里云·fpga开发·云计算·硬件工程·fpga
嵌入式-老费1 天前
Zynq开发实践(FPGA之第一个vivado工程)
fpga开发
贝塔实验室1 天前
两种常用的抗单粒子翻转动态刷新方法
论文阅读·经验分享·笔记·科技·学习·程序人生·fpga开发
minglie12 天前
zynq arm全局计时器和私有定时器
fpga开发