第12篇:Interval Timer(间隔计时器)IP应用--控制LED<一>

Q:Interval Timer IP的基本原理是什么?如何用Interval Timer IP控制LED?

**A:**Interval Timer核是Avalon架构处理器系统如Nios II处理器的间隔计时器。Nios II处理器通过对Interval Timer IP的control寄存器进行写操作,从而控制计时器的启动、停止和重置,并且当计时器达到0时启用或禁用中断请求(IRQ),指定一次性倒计时或连续倒计时模式。

Interval Timer的寄存器文件位于Quartus软件安装路径下如...\intelFPGA\18.1\ip\altera\sopc_builder_ip\altera_avalon_timer\inc。本次实验我们主要用计时器状态寄存器中定义的IOWR(base, ALTERA_AVALON_TIMER_STATUS_REG, data)函数,在Nios II软件工程的main.c中为IOWR(TIMER1_BASE, 0, 0x00),以及控制寄存器中的IOWR(base, ALTERA_AVALON_TIMER_CONTROL_REG, data)函数,在Nios II软件工程的main.c中为IOWR(TIMER1_BASE, 1, 0x07),作为使能中断语句。

本次实验我们添加一个1s计时器,使DE2-115上的18个LEDR 点亮1s后熄灭1s,如此循环。硬件系统通过Quartus软件中的Platform Designer创建,包括其他所IP核模块如LED的PIO,Nios II处理器执行数据读取和写入来控制LEDR。

更多关于Interval Timer核的详细说明和用法可参考Embedded Peripherals IP User Guide中的23. Interval Timer Core这一节。

相关推荐
易享电子6 小时前
基于单片机大棚浇水灌溉控制系统Proteus仿真(含全部资料)
单片机·嵌入式硬件·fpga开发·51单片机·proteus
cmc10288 小时前
127.XIlinx fpga端的pcie(XDMA)与驱动是如何交换数据的
笔记·fpga开发
荆白雪20 小时前
触摸按键控制LED
fpga开发
sz66cm1 天前
FPGA基础 -- cocotb仿真之任务调度cocotb.start_soon与asyncio的使用注意事项
fpga开发
霖001 天前
ZYNQ裸机开发指南笔记
人工智能·经验分享·笔记·matlab·fpga开发·信号处理
tiantianuser1 天前
NVMe高速传输之摆脱XDMA设计52: 上板资源占用率分析
fpga开发·nvme·pcie·xdma·高性能nvme
我爱C编程1 天前
【仿真测试】基于FPGA的完整DQPSK通信链路实现,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·帧同步·viterbi译码·dqpsk·频偏锁定·定时点
nnerddboy1 天前
FPGA自学笔记(正点原子ZYNQ7020):2.IP核与组成
fpga开发
碰大点1 天前
第8章 zynq uboot更新系统镜像并引导启动和个人心得
驱动开发·fpga开发·uboot·zynq
szxinmai主板定制专家1 天前
基于ARM+FPGA的无人机数据采集卡,6通道24bit采集
arm开发·嵌入式硬件·fpga开发·无人机·能源