将IP添加到基础设计

将IP添加到基础设计

本节介绍将AXI IP添加到设计中。

添加低速外设(AXI4 Lite)

1.将等效IP添加到框图中。例如,对于AXI GPIO:

a.右键单击方框图中的任意位置,然后选择"添加IP"。

b.搜索并双击AXI GPIO以添加IP。

2.双击实例(例如axi_gpio_0)以配置IP。打开MHS并

尽可能地匹配设置。参数可能已添加、修改或

远离的。如果可能,基于应用外围IP设置(基于板的I/O限制)

在板上(如led_8bits)。

3.单击"确定"。

注:参数验证在验证XPS和IP Integrator之间的参数中进行了讨论

基于MicroBlaze处理器的AXI主从式设计。

4.在IP的从属接口上运行Connection Automation。例如/

axi_gpio_0/S_axi接口。

5.连接到适当的AXI互连实例。这将是/miculaze_0(Periph),

使用microblaze_0-axi_periph实例。

6.连接任何其他时钟、复位或其他信号。外部信号连接的方法

与用于XPS设计的类似。如果可能,在外部使用连接自动化

接口。例如,/axi_gpio_0/gpio接口。

添加高速外设(AXI4)

1.将等效IP添加到框图中。例如,要添加AXI块RAM:

a.右键单击方框图中的任意位置,然后选择"添加IP"。

b.搜索并双击AXI BRAM Controller添加IP。

2.双击实例(例如axi_bram_ctrl_0)以配置IP。

3.打开MHS并尽可能接近地匹配设置。参数可能是

添加、修改或删除。

4.单击"确定"。

注:讨论了参数验证XPS和IP Integrator设计之间的参数验证

用于基于MicroBlaze处理器的设计中的AXI主设备和从设备。

5.在IP上的AXI主接口或AXI从接口上运行Connection Automation。例如

/axi_bram_ctrl_0/S_axi接口。

6.连接到适当的AXI互连实例。这应该是/micblaze_0(缓存),

使用axi_mem_intercon实例。

7.连接任何其他时钟、复位或其他信号。

用于外部信号连接的方法类似于用于XPS设计的方法。

8.如果可能,在外部接口上使用连接自动化。例如/

axi_bram_PORTA和/axi_bram_ctrl_0/bram_PORTB接口。

通常,真正的双端口RAM用于BRAM_PORTA和BRAM_PORTB。

连接中断

在IP中,确保通过每个IP所在的参数启用中断支持

必需的

1.双击Block Automation创建的microblaze_0_xlconcat实例。

2.修改端口数量,使其与设计中的中断数量相匹配。

3.单击"确定"。

4.将中断从IP连接到microblaze_0_xlconcat InX输入端口。对于

例如,将axi_gpio_0实例上的ip2intc_irpt连接到In0[0:0]端口

在microblaze_0-xlconat上。

5.对设计中的每个中断重复步骤4。

注:In0[0:0]端口是最低的中断优先级,在MHS中,连接的最左边的信号

对于axi_ inc实例的PORT INTR是最低的中断优先级。

自定义地址以匹配XPS设计

重要!必须执行本节中的步骤才能匹配设计的地址,因为

Design Automation设置地址和地址大小。这些步骤确保与现有

软件

1.在文本编辑器中,打开MHS文件,然后在块设计中选择"地址编辑器"。

2.对于MHS中的每个AXI从机或LMB块RAM,获得:

•参数C_BASEADDR

•参数C_HIGHADDR

3.在AXI从设备或LMB块的偏移地址下输入C_BASEADDR值

内存

4.确保C_HIGHADDR与AXI从设备或LMB块的高地址列匹配

内存如果不匹配,将AXI从机或LMB块RAM的"范围"列调整为

匹配C_ HIGHADDR。

如果有多个AXI主机连接到一个AXI从机,请确保更改上的地址

用于偏移地址的多个AXI主控器。例如,microblaze_0/Data和

microblaze_0/指令。

策略

默认情况下,"互连优化策略"设置为"自定义"。这使您可以在每个主/从接口上添加寄存器切片数据FIFO;但是,如果启用了全交叉开关

(主设备与所有从设备直接连接),AXI主设备发布设置为2,AXI从设备

acceptance被设置为4。

重要!如果您的XPS设计包括稀疏横杆支持(某些主机访问的子集

slave),请注意此功能在IP Integrator中不可用。在IP Integrator中,每个主机

连接到所有的奴隶。

如果设计的一部分仅连接AXI4 Lite从机,则使用最小化区域策略

外围设备。这使AXI互连处于共享访问模式(主设备共享连接

到从属设备),这减少了AXI互连的系统资源并设置了AXI主设备

发布到1,AXI从机接受到1。将此选项与一起使用

microblaze_0-axi_periph实例。

将"最大化性能"策略用于设计的高性能部分。这增加了

每个主设备512个深度FIFO,将AXI主设备发布设置为4,并将AXI从设备接受设置为4。

将axi_mem_intercon设置为Custom,除非所有axi主机都需要数据包axi数据

FIFOs。

重要!IP集成商中的AXI互连不支持稀疏连接。

相关推荐
双料毒狼_s3 小时前
【FPGA实战】基于DE2-115实现数字秒表
fpga开发
Cynthia的梦9 小时前
FPGA学习-基于 DE2-115 板的 Verilog 分秒计数器设计与按键功能实现
fpga开发
9527华安17 小时前
Xilinx系列FPGA实现HDMI2.1视频收发,支持8K@60Hz分辨率,提供2套工程源码和技术支持
fpga开发·音视频·8k·hdmi2.1
大熊Superman18 小时前
FPGA实现LED流水灯
fpga开发
泪水打湿三角裤21 小时前
fpga:分秒计时器
fpga开发
奋斗的牛马21 小时前
FPGA_AXI仿真回环(一)
fpga开发
LeeConstantine1 天前
FPGA FLASH烧写遇到的问题
fpga开发
禾川兴 132424006881 天前
国产芯片解析:龙讯HDMI Splitter系列:多屏共享高清
单片机·fpga开发·适配器模式
威视锐科技1 天前
软件定义无线电36
网络·网络协议·算法·fpga开发·架构·信息与通信
JINX的诅咒1 天前
CORDIC算法:三角函数的硬件加速革命——从数学原理到FPGA实现的超高效计算方案
算法·数学建模·fpga开发·架构·信号处理·硬件加速器