抖动的评估(TJ 和 TIE 的关系)

TIE:时间间隔误差(Time Interval Error,简称TIE)抖动,即在很长的一串波形中,每次边缘的位置相对理想clk 的抖动。

TJ@BER :TJ(Total Jitter)总体抖动,为某误码率(Bit Error Ratio,简称BER)下抖动的峰峰值。 其中 @BER 表示 误码率为 10e-12 下的的Tj。即 假设 大约每10e12次传送会有一次抖动大于 t,t 即定义为此时的 TJ值。

TJ 的构成:由 "随机抖动"(RJ, Random Jitter)和"确定性抖动"(DJ - Deterministic Jitter)组成 。确定性抖动进一步可分为周期抖动(PJ,period jitter)和数据相关抖动(DDJ,data dependent jitter),数据相关抖动可进一步分为占 空比失真(DCD)和符码间干扰(ISI)。

**TIE 和 TJ 的关系:**如下图测量结果

TIE 是 以一共 880次(分5次,每次166采样)采样,实际边缘与理想边缘差值的 880个结果进行统计,得到最大值87ps,最小值-87ps,均方差28ps

880次结果会有一个统计直方图(其实就是概率密度函数PDF probability density)如左下图蓝色的部分,通过拟合插入绿色的部分,将此图扩展为右图,然后查找y值 即可得到能保证 10e-12 误码率(BER,bit error rate)(即抖动大于此x值的概率小于 1/10e12) 对应的 x值,即为TJ@BER。

5次测试,每次只给一个TJ@BER,统计可得5次TJ 的min(257ps),和max(287ps)

从TIE 到 TJ@BER 的换算还涉及到 累计分布函数(CDF,Cumulative Distribution Function),取对数等操作,具体过程可参考下面的链接。

https://www.zhihu.com/question/35065974/answer/3362657464

信号完整性分析基础之十------串行数据测试的总体抖动算法

百度安全验证

相关推荐
FPGA_ADDA8 小时前
基于复旦微ZYNQ7015+VU3P 的双FMC 基带信号处理平台(国产率100%)
fpga开发·信号处理·全国产·vu3p·adda射频采集
9527华安13 小时前
FPGA实现Aurora 64B66B图像视频传输,基于GTY高速收发器,提供2套工程源码和技术支持
fpga开发·音视频·aurora·高速收发器·gty·aurora 64b66b
我是苹果,不是香蕉1 天前
【FPGA Interlaken协议】
fpga开发
碎碎思2 天前
“邪修“FPGA[~秘笈]
fpga开发
不会留有遗憾2 天前
【FPGA】VGA显示-贪吃蛇
fpga开发
9527华安3 天前
FPGA实现Aurora 64B66B数据回环传输,基于GTY高速收发器,提供4套工程源码和技术支持
fpga开发·aurora·高速收发器·gty·64b66b
嵌入式-老费3 天前
Zynq开发实践(FPGA之verilog仿真)
fpga开发
希言自然也4 天前
FPGA 时序分析(一)
fpga开发
I'm a winner4 天前
基于FPGA的情绪感知系统设计方案:心理健康监测应用(一)
fpga开发·前沿研究
嵌入式-老费5 天前
Zynq开发实践(Verilog、仿真、FPGA和芯片设计)
fpga开发