抖动的评估(TJ 和 TIE 的关系)

TIE:时间间隔误差(Time Interval Error,简称TIE)抖动,即在很长的一串波形中,每次边缘的位置相对理想clk 的抖动。

TJ@BER :TJ(Total Jitter)总体抖动,为某误码率(Bit Error Ratio,简称BER)下抖动的峰峰值。 其中 @BER 表示 误码率为 10e-12 下的的Tj。即 假设 大约每10e12次传送会有一次抖动大于 t,t 即定义为此时的 TJ值。

TJ 的构成:由 "随机抖动"(RJ, Random Jitter)和"确定性抖动"(DJ - Deterministic Jitter)组成 。确定性抖动进一步可分为周期抖动(PJ,period jitter)和数据相关抖动(DDJ,data dependent jitter),数据相关抖动可进一步分为占 空比失真(DCD)和符码间干扰(ISI)。

**TIE 和 TJ 的关系:**如下图测量结果

TIE 是 以一共 880次(分5次,每次166采样)采样,实际边缘与理想边缘差值的 880个结果进行统计,得到最大值87ps,最小值-87ps,均方差28ps

880次结果会有一个统计直方图(其实就是概率密度函数PDF probability density)如左下图蓝色的部分,通过拟合插入绿色的部分,将此图扩展为右图,然后查找y值 即可得到能保证 10e-12 误码率(BER,bit error rate)(即抖动大于此x值的概率小于 1/10e12) 对应的 x值,即为TJ@BER。

5次测试,每次只给一个TJ@BER,统计可得5次TJ 的min(257ps),和max(287ps)

从TIE 到 TJ@BER 的换算还涉及到 累计分布函数(CDF,Cumulative Distribution Function),取对数等操作,具体过程可参考下面的链接。

https://www.zhihu.com/question/35065974/answer/3362657464

信号完整性分析基础之十------串行数据测试的总体抖动算法

百度安全验证

相关推荐
ShiMetaPi2 小时前
GM-3568JHF丨ARM+FPGA异构开发板应用开发教程:04 MIPI屏幕检测案例
arm开发·fpga开发·rk3568
最遥远的瞬间3 小时前
四、呼吸灯实战
fpga开发
FPGA小c鸡4 小时前
FPGA高速收发器GTH完全指南:从零基础到10Gbps高速设计实战
fpga开发
乌恩大侠4 小时前
【AI-RAN 调研】软银株式会社的 “AITRAS” 基于 Arm 架构的 NVIDIA 平台 实现 集中式与分布式 AI-RAN 架构
人工智能·分布式·fpga开发·架构·usrp·mimo
Saniffer_SH1 天前
【高清视频】笔记本电脑出现蓝屏、死机、慢、不稳定是这样连接分析M.2 SSD的
运维·服务器·网络·人工智能·驱动开发·嵌入式硬件·fpga开发
Z22ZHaoGGGG1 天前
Verilog实现对采样信号有效值(RMS)的计算
fpga开发
简简单单做算法1 天前
基于FPGA的图像形态学腐蚀处理Verilog开发与开发板硬件测试
fpga开发·腐蚀·形态学处理·硬件调试
hong_fpgaer1 天前
XILINX ZYNQ FPGA PS端DMA握手流程
fpga开发·vivado
北城笑笑1 天前
FPGA 50 ,Xilinx Vivado 2020 版本安装流程,以及常见问题解析,附中文翻译( Vivado 2020 版本安装教程 )
fpga开发·fpga
GateWorld2 天前
主流FPGA厂商对SystemVerilog的支持现状
fpga开发·system verilog