【INTEL(ALTERA)】为什么在使用 .ipx 时,nios2-bsp 无法查找 .sopcinfo 文件?

目录

说明

解决方法


说明

由于 Quartus® Prime Pro 软件版本 17.0 出现问题,使用 .ipx 文件创建多个自定义组件时,.sopcinfo 文件在qsys_name文件夹中生成,而不是在项目目录文件夹中生成。

当您在Nios II软件构建工具 中构建Nios® II应用程序和 bsp 项目时,当您构建应用程序项目时会看到错误。

错误:

信息:编译 。。/src/main.c to obj/default/main.o

nios2-elf-gcc -xc -MP -MMD -c -I.。/bsp/HAL/inc -I.。/bsp -I.。/bsp/drivers/inc -pipe -D__hal__ -DALT_NO_C_PLUS_PLUS -DALT_USE_DIRECT_DRIVERS -DALT_NO_INSTRUCTION_EMULATION -DALT_USE_SMALL_DRIVERS -DSMALL_C_LIB -DALT_SINGLE_THREADED -O2 -g -Wall -mno-hw-div -mno-hw-mul -mno-hw-mulx -mgpopt=global -o obj/default/main.o。/src/main.c

../src/main.c:33:38:严重错误:custom_pattern_generator.h:无此类文件或目录

#include"custom_pattern_generator.h"

^

编译终止。

使: [obj/default/main.o] 错误 1

制作:退出目录

解决方法

为解决此问题,将qsys_name文件夹中的 qsys_name.sopcinfo 文件复制到项目目录中,其路径与.ipx 文件所在的位置相同,并重新构建Nios II软件构建工具中的应用程序文件。

此问题计划在 Quartus Prime Pro 软件的未来发行版中修复

相关推荐
fei_sun2 小时前
【Verilog】第一章作业
fpga开发·verilog
深圳市雷龙发展有限公司longsto2 小时前
基于FPGA(现场可编程门阵列)的SD NAND图片显示系统是一个复杂的项目,它涉及硬件设计、FPGA编程、SD卡接口、NAND闪存控制以及图像显示等多个方面
fpga开发
9527华安7 小时前
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出,基于XDMA+GTH架构,提供工程源码和技术支持
网络·fpga开发·udp·音视频·xdma·pcie3.0·万兆网
able陈7 小时前
为什么verilog中递归函数需要定义为automatic?
fpga开发
fei_sun8 小时前
【Verilog】第二章作业
fpga开发·verilog
碎碎思8 小时前
如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目
fpga开发·接口隔离原则
江山如画,佳人北望11 小时前
fpga-状态机的设计及应用
fpga开发
晓晓暮雨潇潇12 小时前
Xilinx IP核(3)XADC IP核
fpga开发·vivado·xadc·ip核
CWNULT12 小时前
AMD(Xilinx) FPGA配置Flash大小选择
fpga开发
碎碎思1 天前
很能体现FPGA硬件思维的一道面试题
fpga开发