【INTEL(ALTERA)】为什么在使用 .ipx 时,nios2-bsp 无法查找 .sopcinfo 文件?

目录

说明

解决方法


说明

由于 Quartus® Prime Pro 软件版本 17.0 出现问题,使用 .ipx 文件创建多个自定义组件时,.sopcinfo 文件在qsys_name文件夹中生成,而不是在项目目录文件夹中生成。

当您在Nios II软件构建工具 中构建Nios® II应用程序和 bsp 项目时,当您构建应用程序项目时会看到错误。

错误:

信息:编译 。。/src/main.c to obj/default/main.o

nios2-elf-gcc -xc -MP -MMD -c -I.。/bsp/HAL/inc -I.。/bsp -I.。/bsp/drivers/inc -pipe -D__hal__ -DALT_NO_C_PLUS_PLUS -DALT_USE_DIRECT_DRIVERS -DALT_NO_INSTRUCTION_EMULATION -DALT_USE_SMALL_DRIVERS -DSMALL_C_LIB -DALT_SINGLE_THREADED -O2 -g -Wall -mno-hw-div -mno-hw-mul -mno-hw-mulx -mgpopt=global -o obj/default/main.o。/src/main.c

../src/main.c:33:38:严重错误:custom_pattern_generator.h:无此类文件或目录

#include"custom_pattern_generator.h"

^

编译终止。

使: [obj/default/main.o] 错误 1

制作:退出目录

解决方法

为解决此问题,将qsys_name文件夹中的 qsys_name.sopcinfo 文件复制到项目目录中,其路径与.ipx 文件所在的位置相同,并重新构建Nios II软件构建工具中的应用程序文件。

此问题计划在 Quartus Prime Pro 软件的未来发行版中修复

相关推荐
Saniffer_SH14 分钟前
【高清视频】实验室搭建PCIe 6.0测试环境需要的retimer卡介绍
服务器·驱动开发·测试工具·fpga开发·计算机外设·硬件架构·压力测试
GateWorld2 小时前
FPGA内部模块PFU配置: 6输入LUT如何实现32位移位寄存器
fpga开发
FPGA小迷弟17 小时前
FPGA 时序约束基础:从时钟定义到输入输出延迟的完整设置
前端·学习·fpga开发·verilog·fpga
daxi1501 天前
Verilog入门实战——第3讲:流程控制语句(if-else / case / 循环结构)
fpga开发·fpga
biubiuibiu1 天前
工业机器人编程语言详解:多样化选择与应用
fpga开发·机器人
lf2824814311 天前
04 DDS信号发生器
fpga开发
szxinmai主板定制专家1 天前
基于 STM32 + FPGA 船舶电站控制器设计与实现
arm开发·人工智能·stm32·嵌入式硬件·fpga开发·架构
ARM+FPGA+AI工业主板定制专家2 天前
基于ARM+FPGA+AI的船舶状态智能监测系统(二)软硬件设计,模拟量,温度等采集与分析
arm开发·人工智能·目标检测·fpga开发
szxinmai主板定制专家2 天前
基于ZYNQ MPSOC船舶数据采集仪器设计(一)总体设计方案,包括振动、压力、温度、流量等参数
arm开发·人工智能·嵌入式硬件·fpga开发
FPGA小迷弟2 天前
高频时钟设计:FPGA 多时钟域同步与时序收敛实战方案
前端·学习·fpga开发·verilog·fpga