【INTEL(ALTERA)】为什么在使用 .ipx 时,nios2-bsp 无法查找 .sopcinfo 文件?

目录

说明

解决方法


说明

由于 Quartus® Prime Pro 软件版本 17.0 出现问题,使用 .ipx 文件创建多个自定义组件时,.sopcinfo 文件在qsys_name文件夹中生成,而不是在项目目录文件夹中生成。

当您在Nios II软件构建工具 中构建Nios® II应用程序和 bsp 项目时,当您构建应用程序项目时会看到错误。

错误:

信息:编译 。。/src/main.c to obj/default/main.o

nios2-elf-gcc -xc -MP -MMD -c -I.。/bsp/HAL/inc -I.。/bsp -I.。/bsp/drivers/inc -pipe -D__hal__ -DALT_NO_C_PLUS_PLUS -DALT_USE_DIRECT_DRIVERS -DALT_NO_INSTRUCTION_EMULATION -DALT_USE_SMALL_DRIVERS -DSMALL_C_LIB -DALT_SINGLE_THREADED -O2 -g -Wall -mno-hw-div -mno-hw-mul -mno-hw-mulx -mgpopt=global -o obj/default/main.o。/src/main.c

../src/main.c:33:38:严重错误:custom_pattern_generator.h:无此类文件或目录

#include"custom_pattern_generator.h"

^

编译终止。

使: [obj/default/main.o] 错误 1

制作:退出目录

解决方法

为解决此问题,将qsys_name文件夹中的 qsys_name.sopcinfo 文件复制到项目目录中,其路径与.ipx 文件所在的位置相同,并重新构建Nios II软件构建工具中的应用程序文件。

此问题计划在 Quartus Prime Pro 软件的未来发行版中修复

相关推荐
KOAN凯擎小妹3 小时前
晶振信号质量:上升下降时间与占空比
单片机·嵌入式硬件·fpga开发·信息与通信
cmc10283 小时前
148.PCIE参考时钟无法绑定
fpga开发
我爱C编程7 小时前
【硬件片内测试】基于FPGA的完整BPSK链路测试,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·定时·bpsk·帧同步·卷积编码·维特比译码·频偏估计
FPGA_小田老师7 小时前
FPGA基础知识(十一):时序约束参数确定--从迷茫到精通
fpga开发·时序约束·建立时间·保持时间·约束参数计算
FPGA_小田老师7 小时前
FPGA基础知识(十二):详解跨时钟域约束
fpga开发·时序约束·跨时钟域·约束完整性
第二层皮-合肥1 天前
基于FPGA的雷达信号处理设计工具包分享
fpga开发·信号处理
美好的事情总会发生1 天前
FPGA的LVDS接口电压
嵌入式硬件·fpga开发·硬件工程·智能硬件
卡奥斯开源社区官方1 天前
量子计算“平价革命”深度解析:AMD破局FPGA方案+中国千比特云服务,技术拐点已至?
fpga开发·量子计算
贝塔实验室1 天前
译码器的结构
驱动开发·算法·网络安全·fpga开发·硬件工程·信息与通信·信号处理
bnsarocket2 天前
Verilog和FPGA的自学笔记9——呼吸灯
笔记·fpga开发·verilog·自学·硬件编程