【INTEL(ALTERA)】为什么在使用 .ipx 时,nios2-bsp 无法查找 .sopcinfo 文件?

目录

说明

解决方法


说明

由于 Quartus® Prime Pro 软件版本 17.0 出现问题,使用 .ipx 文件创建多个自定义组件时,.sopcinfo 文件在qsys_name文件夹中生成,而不是在项目目录文件夹中生成。

当您在Nios II软件构建工具 中构建Nios® II应用程序和 bsp 项目时,当您构建应用程序项目时会看到错误。

错误:

信息:编译 。。/src/main.c to obj/default/main.o

nios2-elf-gcc -xc -MP -MMD -c -I.。/bsp/HAL/inc -I.。/bsp -I.。/bsp/drivers/inc -pipe -D__hal__ -DALT_NO_C_PLUS_PLUS -DALT_USE_DIRECT_DRIVERS -DALT_NO_INSTRUCTION_EMULATION -DALT_USE_SMALL_DRIVERS -DSMALL_C_LIB -DALT_SINGLE_THREADED -O2 -g -Wall -mno-hw-div -mno-hw-mul -mno-hw-mulx -mgpopt=global -o obj/default/main.o。/src/main.c

../src/main.c:33:38:严重错误:custom_pattern_generator.h:无此类文件或目录

#include"custom_pattern_generator.h"

^

编译终止。

使: obj/default/main.o 错误 1

制作:退出目录

解决方法

为解决此问题,将qsys_name文件夹中的 qsys_name.sopcinfo 文件复制到项目目录中,其路径与.ipx 文件所在的位置相同,并重新构建Nios II软件构建工具中的应用程序文件。

此问题计划在 Quartus Prime Pro 软件的未来发行版中修复

相关推荐
坏孩子的诺亚方舟5 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐5 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐5 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH6 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡6 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安6 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
FPGA小徐7 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发
国科安芯7 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究
单片机·嵌入式硬件·安全·fpga开发·架构·risc-v
ALINX技术博客7 天前
【黑金云课堂】FPGA技术教程FPGA基础:I2C 总线通信技术
fpga开发·i2c
Hello-FPGA7 天前
Xilinx KU040 FPGA Camera Link 图像采集
c++·fpga开发