【INTEL(ALTERA)】Nios® II EDS 是否在 Windows 10 上受支持?

目录

说明

解决方法


说明

在 readme.txt 中提到 Windows 10 不支持Nios II EDS 标准版。
/content/dam/support/us/en/programmable/kdb/others/download/os-support/readme-qp171.txt

但是,在Nios II版本中,它得到了支持。
https://www.altera.com/products/processors/what_s-new.html

解决方法

Nios支持 windows 10 的® II EDS,如"新页面"中所述:

https://www.altera.com/products/processors/what_s-new.html

新 Quartus Prime 版本中将对 readme.txt 文件应用更正。

相关推荐
FPGA小迷弟15 小时前
FPGA 时序约束基础:从时钟定义到输入输出延迟的完整设置
前端·学习·fpga开发·verilog·fpga
daxi15020 小时前
Verilog入门实战——第3讲:流程控制语句(if-else / case / 循环结构)
fpga开发·fpga
biubiuibiu1 天前
工业机器人编程语言详解:多样化选择与应用
fpga开发·机器人
lf2824814311 天前
04 DDS信号发生器
fpga开发
szxinmai主板定制专家1 天前
基于 STM32 + FPGA 船舶电站控制器设计与实现
arm开发·人工智能·stm32·嵌入式硬件·fpga开发·架构
ARM+FPGA+AI工业主板定制专家1 天前
基于ARM+FPGA+AI的船舶状态智能监测系统(二)软硬件设计,模拟量,温度等采集与分析
arm开发·人工智能·目标检测·fpga开发
szxinmai主板定制专家2 天前
基于ZYNQ MPSOC船舶数据采集仪器设计(一)总体设计方案,包括振动、压力、温度、流量等参数
arm开发·人工智能·嵌入式硬件·fpga开发
FPGA小迷弟2 天前
高频时钟设计:FPGA 多时钟域同步与时序收敛实战方案
前端·学习·fpga开发·verilog·fpga
szxinmai主板定制专家2 天前
基于ZYNQ MPSOC船舶数据采集仪器设计(三)振动,流量,功耗,EMC,可靠性测试
arm开发·人工智能·嵌入式硬件·fpga开发
hoiii1872 天前
Vivado下Verilog交通灯控制器设计
fpga开发