类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
明德扬1 分钟前
Quartus Prime Pro 26.1 更新了什么？Arria 10 FPGA 工程升级与迁移注意事项9527华安5 小时前
Xilinx Zynq7000系列FPGA纯verilog图像缩放，串口上位机动态调整缩放分辨率，提供4套工程源码和技术支持Riwuarua5 小时前
从近似0基础开始FPGA开发 -- part.3 ila与debug松小白song16 小时前
FPGA架构解密：为何要用750kHz低频时钟驱动二级缓存？Riwuarua20 小时前
从近似0基础开始FPGA开发 -- part.2 仿真unicrom_深圳市由你创科技1 天前
国产FPGA的芯片选型应该考虑哪些因素？明德扬1 天前
高速采集选 Direct RF 还是外置 ADC/FMC？从采样率、JESD204B 和开发周期对比明德扬1 天前
机器人为什么需要“感知—控制—计算”一体化？FPGA 多传感器底板设计要点zlinear数据采集卡1 天前
数据采集卡从入门到精通（46）：趋势展望——软件定义硬件、AI分析与开源生态落chen2 天前
基于FPGA的SDRAM开发-进阶篇