类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
qq_小单车13 小时前
xilinx-DNAFlamingˢ14 小时前
FPGA中的嵌入式块存储器RAM：从原理到实现的完整指南Flamingˢ16 小时前
FPGA中的存储器模型：从IP核到ROM的深度解析与应用实例FPGA小c鸡1 天前
【FPGA深度学习加速】RNN与LSTM硬件加速完全指南：从算法原理到硬件实现Aaron15881 天前
通信灵敏度计算与雷达灵敏度计算对比分析博览鸿蒙2 天前
IC 和 FPGA，到底区别在哪？思尔芯S2C2 天前
FPGA原型验证实战：如何应对外设连接问题Flamingˢ2 天前
FPGA实战：VGA成像原理、时序详解与Verilog控制器设计与验证FPGA_小田老师2 天前
xilinx原语：OSERDES2（并串转换器）原语详解Blossom.1182 天前
从数字大脑到物理实体：具身智能时代的大模型微调与部署实战