类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
热爱学习地派大星3 小时前
Xilinx FPGA功耗评估搬砖的小码农_Sky8 小时前
XILINX Ultrascale+ Kintex系列FPGA的架构XvnNing9 小时前
【Verilog硬件语言学习笔记4】FPGA串口通信千宇宙航9 小时前
闲庭信步使用SV搭建图像测试平台：第二十七课——图像的腐蚀尤老师FPGA10 天前
使用DDR4控制器实现多通道数据读写(十六)HX科技10 天前
STM32给FPGA的外挂FLASH进行升级sz66cm11 天前
FPGA基础 -- Verilog 驱动强度（drive strength）与电荷强度（charge strength）海涛高软11 天前
FPGA深度和突发长度计算hahaha601611 天前
vivado使用非自带的第三方编辑器芝士不会写代码11 天前
【FPGA学习】DDS信号发生器设计