类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
坏孩子的诺亚方舟4 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系FPGA小徐4 天前
入门 CNN 结构全解析｜从流程图理论到 FPGA Verilog 硬件实现（含习题带讲解）FPGA小徐4 天前
FPGA 数字信号处理：并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现Saniffer_SH5 天前
【高清视频】Gen6 服务器还没到，Gen6 SSD 怎么测？Emily 现场演示三种测试环境zlinear数据采集卡5 天前
双核架构深度解析：ARM+FPGA如何让数据采集卡实现500Ksps高性能？9527华安6 天前
FPGA实现GTH Transceivers Wizard传输2路视频，基于aurora 8b10b编解码架构，提供4套工程源码和技术支持FPGA小徐6 天前
FPGA 数字信号处理（二）：并行 FIR 滤波器的 Verilog 全流程设计与实现国科安芯6 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究ALINX技术博客6 天前
【黑金云课堂】FPGA技术教程FPGA基础：I2C 总线通信技术Hello-FPGA6 天前
Xilinx KU040 FPGA Camera Link 图像采集