类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
cmc10281 天前
134.FPGA常见管脚与时钟的约束方法第二层皮-合肥2 天前
AD导出FPGA管脚的方法ehiway2 天前
国际先进！中科亿海微国产嵌入式FPGA IP核及EDA系统设计技术通过科技成果评价北城笑笑2 天前
FPGA 49 ，Xilinx Vivado 软件术语解析（Vivado 界面常用英文字段详解，以及实际应用场景和注意事项 ）XINVRY-FPGA2 天前
XCAU10P-2SBVB484I Xilinx Artix UltraScale+ FPGAbnsarocket2 天前
Verilog和FPGA的自学笔记7——流水灯与时序约束（XDC文件的编写）ARM+FPGA+AI工业主板定制专家2 天前
基于ZYNQ的目标检测算法硬件加速器优化设计cycf2 天前
时钟特性约束（四）江苏学蠡信息科技有限公司3 天前
STM32中硬件I2C的时钟占空比OliverH-yishuihan3 天前
FPGA 入门 3 个月学习计划表