类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
博览鸿蒙16 小时前
FPGA 工程中常见的基础硬件问题GateWorld20 小时前
FPGA 实现无毛刺时钟切换Seraphina_Lily21 小时前
从接口选型到体系结构认知——谈 CPU–FPGA–DSP 异构处理系统与同构冗余设计Seraphina_Lily1 天前
CPU–FPGA–DSP 异构系统中的总线接口选型——为什么 CPU 用 eLBC，而 DSP 用 XINTF？GateWorld1 天前
FPGA开发十年心路ALINX技术博客2 天前
【ALINX 教程】FPGA Multiboot 功能实现——基于 ALINX Artix US+ AXAU25 开发板Genevieve_xiao2 天前
【verilog】如何一小时成为verilog高手（并非从此不归路2 天前
FPGA 结构与 CAD 设计（第3章）上Aaron15882 天前
基于VU13P在人工智能高速接口传输上的应用浅析碎碎思2 天前
在 FPGA 上实现并行脉冲神经网络（Spiking Neural Net）