类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
青山_FPGA3 小时前
AT24CM01芯片的时序是如何进行控制的？FPGA小迷弟4 小时前
FPGA工程师面试题汇总（二）unicrom_深圳市由你创科技7 小时前
如何根据项目需求选型FPGA器件？逻辑单元、BRAM、DSP切片怎么看？Saniffer_SH8 小时前
【高清视频】实验室搭建PCIe 6.0测试环境需要的retimer卡介绍GateWorld10 小时前
FPGA内部模块PFU配置: 6输入LUT如何实现32位移位寄存器FPGA小迷弟1 天前
FPGA 时序约束基础：从时钟定义到输入输出延迟的完整设置daxi1501 天前
Verilog入门实战——第3讲：流程控制语句（if-else / case / 循环结构）biubiuibiu1 天前
工业机器人编程语言详解：多样化选择与应用lf2824814311 天前
04 DDS信号发生器szxinmai主板定制专家1 天前
基于 STM32 + FPGA 船舶电站控制器设计与实现