类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
FPGA小迷弟18 小时前
【无标题】szxinmai主板定制专家19 小时前
【工控实战】RK3568/RK3588 8路隔离CAN/CANFD完整解决方案｜多路总线并行通信、车载/工控量产落地郝旭帅电子设计团队1 天前
Xilinx FPGA的BANK标号命令规则威嵌神州1 天前
天脉 3 开发环境与 BSP 适配：IDE license、驱动开发、飞腾平台FPGA小迷弟2 天前
FPGA 应用技术能力的完整闭环（5-8）狂奔蜗牛(bradley)2 天前
搞定100ns抖动：ARM+FPGA混合EtherCAT主站实战方案free-elcmacom2 天前
FPGA学习笔记＜2＞Verilog输入学习FPGA的电气小兴兴2 天前
基于FPGA的CORDIC向量模式实现arctan运算，Verilog HDL实现FPGA小迷弟3 天前
FPGA 应用技术能力的完整闭环（1-4）Eloudy3 天前
FPGA 开发与 IC 数字前端设计