类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
xxLearn4 小时前
Vivado 2025.2 下载程序时提示：“ERROR : invalid command name ps7_init“科恒盛远13 小时前
【无标题】千寻xun1 天前
一、理论篇-NVME协议学习笔记nuoxin1142 天前
HR4988替代A4988-富利威一口一口吃成大V2 天前
vivado的bit 和 bin的区别尤老师FPGA3 天前
HDMI数据的接收发送实验（十八）北京青翼科技3 天前
青翼科技 JFM7K325T FPGA+FT-M6678 DSP 的全国产化信号处理平台丨FPGA开发板zlinear数据采集卡3 天前
从0到1硬核拆解：工业级数据采集卡的隔离设计与Modbus通信实战FakeOccupational3 天前
fpga系列 HDL：Microchip FPGA开发软件 Libero Soc FPGA 在线逻辑分析FPGA技术联盟4 天前
如何在跨时钟域分析中处理好复位信号？