类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
贝塔实验室5 小时前
FPGA 动态重构配置流程GateWorld5 小时前
《从零掌握MIPI CSI-2: 协议精解与FPGA摄像头开发实战》-- CSI-2 协议详细解析 (一）思尔芯S2C7 小时前
思尔芯携手Andes晶心科技，加速先进RISC-V 芯片开发tiantianuser18 小时前
RDMA简介5之RoCE v2队列碎碎思19 小时前
打破延迟极限的 FPGA 机械键盘hahaha60162 天前
Flash烧录速度和加载配置速度(纯FPGA & ZYNQ)hahaha60162 天前
ARINC818编解码设计FPGA实现XMAIPC_Robot2 天前
基于RK3568的多网多串电力能源1U机箱解决方案，支持B码，4G等广药门徒2 天前
在使用一些不用驱动大电流的设备就可以用stm32的自己的上下拉但是本身上下拉不就是给iicspi这些他通信给信号的吗中怎么还跟驱动能力扯上了有什么场景嘛hahaha60162 天前
XDMA pcie环路测试