类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
步达硬件5 小时前
【FPGA】DP、HDMI、USB4、GPMI、eDP、LVDS等音视频协议及性能对比-木槿昔年-21 小时前
【米尔-安路MYD-YM90X创意秀】飞龙派学习和PS串口实践Aaron158821 小时前
基于RFSOC+VU13P+GPU架构在雷达电子战的技术jifengzhiling1 天前
伺服驱动器中DSP与FPGA高效协同架构解析太爱学习了1 天前
FPGA图像处理之：图像畸变矫正原理及matlab与fpga实现技术性摸鱼2 天前
FPGA选型参数FPGA_小田老师2 天前
ibert 7 Series GT：IBERT远近端(内外)环回测试尤老师FPGA2 天前
【无标题】175063319452 天前
VIVADO VLA VIO 硬件调试 降采样FPGA小迷弟2 天前
基于FPGA开发高速ADC/DAC芯片笔记