类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
小麦嵌入式1 天前
FPGA入门（一）：手把手教你用 Vivado 创建工程并仿真m0_46644103詹湛1 天前
（一）FPGA ：基础概念详解（Xilinx平台）xyx-3v2 天前
ZYNQ 简介xyx-3v2 天前
Zynq-7000xyx-3v2 天前
zynq7010和zynq7020的区别xyx-3v2 天前
LUT（Look-Up Table，查找表）的定义与核心概念明德扬3 天前
K7+AD9144 多模式实测｜8 种 JESD204B 配置全覆盖验证xyx-3v3 天前
SOC相对于版上系统的优势是什么？Aaron15884 天前
RFSOC+VU13P+GPU 在6G互联网中的技术应用stars-he4 天前
基于 Design Compiler 的 UDP Payload 追加控制模块综合与门级后仿真