类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
我送炭你添花14 小时前
电子世界的奇妙冒险：从一个电阻开始（系列目录）知识充实人生16 小时前
FPGA设计杂谈之九：HRIO/HPIO/HDIOmaverick_1111 天前
【FPGA】 在Verilog中，! 和 ~ 的区别黄埔数据分析2 天前
QDMA把描述符当数据搬移， 不用desc engine南檐巷上学2 天前
基于FPGA的正弦信号发生器、滤波器的设计（DAC输出点数受限条件下的完整正弦波产生器）嵌入式-老费3 天前
Linux Camera驱动开发（fpga + csi rx/csi tx）ALINX技术博客3 天前
【202601芯动态】全球 FPGA 异构热潮，ALINX 高性能异构新品预告JJRainbow3 天前
SN75176 芯片设计RS-232 转 RS-485 通信模块设计原理图s9123601013 天前
FPGA眼图北京青翼科技3 天前
【PCIe732】青翼PCIe采集卡-优质光纤卡- PCIe接口-万兆光纤卡