类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
Terasic友晶科技4 小时前
第2篇 使用Intel FPGA Monitor Program创建基于ARM处理器的汇编或C语言工程＜二＞码农阿豪6 小时前
基于Zynq FPGA对雷龙SD NAND的测试江山如画，佳人北望6 小时前
EDA技术简介淘晶驰AK6 小时前
电子设计竞赛准备经历分享最好有梦想～6 小时前
FPGA时序分析和约束学习笔记（4、IO传输模型）檀越剑指大厂7 小时前
【基于Zynq FPGA对雷龙SD NAND的测试】9527华安1 天前
FPGA视频GTH 8b/10b编解码转PCIE3.0传输，基于XDMA中断架构，提供工程源码和技术支持爱奔跑的虎子1 天前
FPGA实现以太网（一）、以太网基础知识li星野1 天前
PL端：LED闪烁北京太速科技股份有限公司1 天前
太速科技-634-基于3U PXIe的VU3P FMC+数据接口板