类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
ERROR:9913 小时前
AMD Ross没有介入Vivado的私生活Riwuarua14 小时前
从近似 0 基础开始 FPGA 开发——Part.18：FPGA 复位系统与可靠启动设计智感子2 天前
测控链路：从传感器到上位机szxinmai主板定制专家2 天前
基于Zynq的高精度多通道数据采集卡完整解决方案（工业振动/高速采集/边缘传输）szxinmai主板定制专家3 天前
基于TI AM62x+FPGA的24bit高精度数据采集卡设计（振动/风电/发动机监测）szxinmai主板定制专家3 天前
基于 ARM+FPGA 雕刻机控制系统的设计吉他英雄一里4 天前
zynq入门教程XMAIPC_Robot4 天前
RK3576/RK3588+FPGA+AI数据采集系统：实时性与边缘AI算力兼顾156082072194 天前
JFMRFVU3P5G的bit正常，但烧录mcs程序后加载异常狂奔蜗牛(bradley)4 天前
把 EtherCAT 初始化从 FPGA 搬到 ARM：命令通道的接口设计与11个坑