类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
花月mmc18 小时前
FPGA数字信号处理与深度学习幻智星科技19 小时前
UDP桥接IP产品简介女神下凡19 小时前
芯参谋(76):电源监控复位芯片电路设计指南国科安芯19 小时前
LEO卫星里的IO脉冲事件通信，毛刺误触发解析及处理方案Riwuarua1 天前
从近似0基础开始FPGA开发——Part.25：GT 高速收发器架构与 KU5P 资源规划星夜离尘561 天前
FPGA 三点中值滤波：不补零、不丢背压样本的流式实现hexiaoyan8272 天前
互联卡设计方案：504-PCIE X16 金手指 FPGA Aurora协议互联卡星夜离尘562 天前
FPGA 二进制数如何变成十进制显示：可背压的逐位 BCD 转换器匠行科技2 天前
基于VPX架构的4路10GSPS ADC信号采集处理板幻智星科技3 天前
蒙哥马利模乘FPGA优化实战