类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
hahaha60166 小时前
差模干扰 & 共模干扰璞致电子6 小时前
【PZ-KU060-KFB】——Kintex UltraScale 纯 FPGA 开发平台，释放高速并行计算潜能，高性价比的 FPGA 解决方案我爱C编程10 小时前
基于FPGA的16QAM软解调+卷积编码Viterbi译码通信系统,包含帧同步,信道,误码统计,可设置SNR南棱笑笑生10 小时前
20250726让荣品的PRO-RK3566开发板使用TF卡启动水果里面有苹果17 小时前
1-FPGA的LUT理解千宇宙航1 天前
闲庭信步使用图像验证平台加速FPGA的开发：第二十七课——图像腐蚀的FPGA实现小白到大佬2 天前
High Speed SelectIO Wizard ip使用记录嵌入式-老费2 天前
再谈fpga开发（fpga开发的几个特点）范纹杉想快点毕业2 天前
基于C语言的Zynq SOC FPGA嵌入式裸机设计和开发教程YONYON-R&D2 天前
LAYOUT 什么时候需要等长布线？