类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
9527华安3 小时前
国产紫光同创FPGA视频采集转SDI编码输出，基于HSSTHP高速接口，提供2套工程源码和技术支持S＆Z34634 小时前
[FPGA基础] 原语简介篇Dlrbw4 小时前
FPGA——DDS信号发生器设计FPGA开源工坊9 小时前
FPGA上实现YOLOv5的一般过程S＆Z346314 小时前
[FPGA基础] UART篇szxinmai主板定制专家1 天前
国产RK3568+FPGA以 “实时控制+高精度采集+灵活扩展” 为核心的解决方案FPGA_ADDA1 天前
基于FPGA 和DSP 的高性能6U VPX 采集处理板FakeOccupational1 天前
fpga系列 HDL：跨时钟域同步 脉冲展宽同步 Pulse Synchronization丶七年先生1 天前
牛客 verilog入门 VIPhahaha60161 天前
ARINC818协议(六)