类似于面包板上搭建电路，但是使用的是逻辑单元模块；如加法器，减法器，寄存器等
没有模拟电路的电容，电阻；但是逻辑单元的底层实现，使用MOS管等电路实现电路的开关；从而表示0，1；
速度的理想值，应该取决于开关管的速度；时序逻辑的速度取决于时钟的频率设置
而连线的实现，应该是由开关管的开关来实现断开，连接不同的器件（通过内存的01值，直接决定连线的断开，连接，实现硬连接
相关推荐
156082072197 小时前
基于7VX690T FPGA实现万兆TCP/IP资源和性能测试nuoxin11415 小时前
GSV1011-富利威-HDMI芯片选型ChipCamp16 小时前
FPGA开发入门----1. Mux的三种写法，RTL的认知大提升！XINVRY-FPGA1 天前
XCVP1802-2MSILSVC4072 AMD Xilinx Versal Premium Adaptive SoC FPGA9527华安2 天前
国产安路FPGA开发设计培训课程，提供开发板+工程源码+视频教程+技术支持UVM_ERROR2 天前
硬件设计实战：解决Valid单拍采样失效问题（附非阻塞赋值与时序对齐核心要点）brave and determined2 天前
可编程逻辑器件学习(day36)：从沙粒到智能核心：芯片设计、制造与封装的万字全景解析步达硬件3 天前
【FPGA】FPGA开发流程我爱C编程4 天前
【仿真测试】基于FPGA的完整16QAM通信链路实现,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计s09071364 天前
ZYNQ DMA to UDP 数据传输系统设计文档