目录
[2.1 分辨率](#2.1 分辨率)
[2.2 采样速率](#2.2 采样速率)
[2.3 满摆幅输入范围](#2.3 满摆幅输入范围)
[2.1 微分非线性（DNL）](#2.1 微分非线性（DNL）)
[2.2 积分非线性（INL）](#2.2 积分非线性（INL）)
模拟数字转换器即A/D转换器（ADC），主要用于将连续传输的模拟信号转换为数字信号，便于数字系统（如中央处理器CPU、微控制器MCU等）对传输信息进行快速处理和分析。
一、模数转换器的基本组成
模拟信号首先经过经过滤波器滤除高频分量。然后经过采样保持电路将信号在时间上离散采样，它采样固定时刻的输入电压并将其保持一段时间以给后级电路进行量化及编码。量化器与编码器则将保持电压映射到一个ADC所能分辨的最小电压区间，并给出其对应的数字编码。不同的量化机制则对应不同的量化电路，这也是各ADC架构的主要不同点。
暂时无法在飞书文档外展示此内容
二、ADC基本参数
2.1 分辨率
是用于将模拟信号转化成数字信号的设备，而ADC的分辨率决定了储存多少数字信号。例如一个8位的ADC能储存的数字信号的种类是2的8次方即256种，位数越高A/D转化的精度越高。
2.2 采样速率
采样速率采样速率是两次采样（两次转换）的间隔时间的倒数，为了保证转换的正确完成，一般采样速率必须小于等于转换速率，即采样时间大于等于转换时间。
2.3 满摆幅输入范围
ADC所能转换的模拟输入信号的幅度称为改ADC的满摆幅输入范围，一般用$$V_{RF}$$表示，超过该范围的输入信号ADC将无法转换。它与分辨率一起决定了ADC所能分辨的最小电压幅度。
三、静态参数
ADC的静态参数用来描述其实际传输特性曲线与理想曲线之间的差别，主要有微分非线性（DNL）和积分非线性（INL）。
2.1 微分非线性（DNL）
微分非线性用来描述ADC的一个实际转换电平宽度与理想值(ILSB)的最大差异，一般来说，要求ADC的DNL要小于1LSB，否则会出现丢码。
2.2 积分非线性（INL）
积分非线性用来描述ADC的一个实际转换点与理想转转点之间的最大偏差。它通常是相对于码中心来测量的，通过ADC的端点画一条直线，码中心与该直线的最大偏差即为INL。一些情况下，该条直线是利用最小二乘法获得的最佳拟合直线。
四、动态参数
ADC的动态参数描述它对一定频率的正弦输入信号进行转换时的性能。这些参数主要有:信噪比、总谐波失真、信号噪声失真比、有效位数等。
|------------------|---------------------------|---------------------------------------------------------|
| 参数 | 意义 | 计算公式 |
| 信噪比（SNR/dB） | 输出信号功率与总噪声功率的比值 | $$SNR=10lg\frac{P_S}{P_N} $$ |
| 总谐波失真（THD/dB） | 输入信号各个谐波分量的功率之和与输入信号功率的比值 | $$THD=10lg\frac{\displaystyle\sum_{2}^N P_D}{P_S}$$ |
| 信号噪声失真比（SNDR/dB） | 输入信号功率与总的噪声和谐波功率之和的比值 | $$10lg\frac{P_S}{P_N+\sum P_D}$$ |
| 有效位数（ENOB/bits） | ADC在实际工作中的有效量化精度 | $$ENOB=\frac{SNDR-1.76}{6.02}$$ |
五、ADC主要类型
ADC不同的量化机制是决定ADC设计复杂程度以及性能的最关键因素之一，同时也是区分各ADC架构的主要依据。
|------|------------------------------------------|-------------------------------------|-------------------------------------|
| 架构 | 量化机制 | 主要模块电路 | 特点 |
| 全并行 | 由差分放大器产生所有转换电平 | 采样保持电路+预放大电路+比较器+编码电路 | 原理简单，速度快;但成本和功耗随精度增加指数上升 |
| 两步式 | 首先由粗量化电路产生高位数字编码,然后提取余量电压,供细量化电路产生其余低位编码 | 采样保持电路+粗量化ADC+DAC+差分放大器+细量化ADC+编码电路 | 硬件成本大大减少，但细量化电路依赖粗量化电路，使其速度相对较低 |
| 折叠插值 | 粗量化电路进行高位量化编码,同时细量化电路通过折叠插值进行低位量化编码 | 采样保持电路+粗量化ADC+折叠插值电路+同步编码电路 | 包含粗量化和细量化两部分电路，它们是并行工作的，因而ADC速度相对较快 |
| 流水线 | 前级电路进行高位量化编码,余量提取放大后经过采祥保持送入下一级电路进行量化编码 | 采样保持电路+粗量化ADC+DAC+差分放大器+细量化ADC+编码电路 | 多步式ADC，适用于中高速，中高精度场合 |
| 逐次逼近 | 先比较最高位,然后按照二进制的加权比例分别比较下面各位 | 采样保持电路+DAC+比较器+数字控制电路+位移寄存器 | 硬件成本较少，功耗低；编码串行输出，速度相对较慢 |
| 过采样 | 采用速度较高的时钟过采样输入信号,利用噪声整形技术抑制量化噪声 | 采样保持电路+差分放大器+积分器+比较器+数字滤波器 | 精度很高，速度相对较慢，特别适合于音频信号处理 |
如有侵权，联系删除