vivado INTERNAL_VREF

内部

具有差分输入缓冲器的单端I/O标准需要输入参考

电压(VREF)。当I/O组中需要VREF时,您可以使用专用VREF

引脚作为外部VREF电源,或使用INTERNAL_VREF内部生成的VREF

属性,或者对于UltraScale设备上的HP I/O组,使用通过访问的VREF扫描

HPIO_VREF原语。

INTERNAL_VREF属性指定在I/O存储体上使用内部调节器

为需要参考电压的I/O标准提供电压参考(VREF)。

内部生成的参考电压消除了提供特定VREF的需要

通过印刷电路板(PCB)上的电源轨。这可以减少路由拥塞

在系统级设计上。

提示:当Xilinx设备是板/系统上唯一的设备时,考虑使用内部Vref

需要特定的VREF电压供应电平。

请参阅7系列FPGA SelectIO资源用户指南(UG471)[参考2]或UltraScale

架构SelectIO资源用户指南(UG571)[参考8]以获取更多信息。

架构支持

所有架构。

适用对象

•I/O银行(get_iobanks)

价值观

• 0.60

• 0.675

•0.7(仅限UltraScale)

• 0.75

•0.84(仅限UltraScale)

• 0.90

注意:并非所有类型的I/O组都支持所有值。
Syntax
Verilog and VHDL Syntax
Not applicable
XDC Syntax
set_property INTERNAL_VREF {value} [get_iobanks bank]
Where
• value is the reference voltage value.
XDC Syntax Example

Designate Bank 14 to have a reference voltage of 0.75 Volts

set_property INTERNAL_VREF 0.75 [get_iobanks 14]
Affected Steps
• I/O planning
• Place Design
• DRC
• report_power

相关推荐
senijusene2 小时前
IMX6ULL 时钟系统配置与定时器 (EPIT/GPT)
stm32·单片机·fpga开发
乌恩大侠3 小时前
【WNC】R1220 参数
fpga开发
mcupro3 小时前
TQTT_KU5P开发板教程---在Windows下XCKU5P+AD9361测试
嵌入式硬件·fpga开发·模块测试
GateWorld20 小时前
FPGA内部模块详解之九 FPGA内部模块的协同作战与设计流程精要
fpga开发·fpga设计流程
嵌入式-老费1 天前
vivado hls的应用(hls需要verilog基础)
fpga开发
FPGA小迷弟1 天前
FPGA工程师面试题汇总(九)
网络协议·tcp/ip·fpga开发·面试·verilog·fpga
fei_sun2 天前
逻辑设计概念及Vivado基础
fpga开发
发光的沙子2 天前
FPGA----vitis测试linux程序
fpga开发
初夏正浓2 天前
一文读懂“JESD204B”之链路建立与xilinx IP仿真
fpga开发·xilinx·jesd204b
s09071363 天前
【Zynq 进阶一】深度解析 PetaLinux 存储布局:NAND Flash 分区与 DDR 内存分配全攻略
linux·fpga开发·设备树·zynq·nand flash启动·flash分区