vivado INTERNAL_VREF

内部

具有差分输入缓冲器的单端I/O标准需要输入参考

电压(VREF)。当I/O组中需要VREF时,您可以使用专用VREF

引脚作为外部VREF电源,或使用INTERNAL_VREF内部生成的VREF

属性,或者对于UltraScale设备上的HP I/O组,使用通过访问的VREF扫描

HPIO_VREF原语。

INTERNAL_VREF属性指定在I/O存储体上使用内部调节器

为需要参考电压的I/O标准提供电压参考(VREF)。

内部生成的参考电压消除了提供特定VREF的需要

通过印刷电路板(PCB)上的电源轨。这可以减少路由拥塞

在系统级设计上。

提示:当Xilinx设备是板/系统上唯一的设备时,考虑使用内部Vref

需要特定的VREF电压供应电平。

请参阅7系列FPGA SelectIO资源用户指南(UG471)参考2或UltraScale

架构SelectIO资源用户指南(UG571)参考8以获取更多信息。

架构支持

所有架构。

适用对象

•I/O银行(get_iobanks)

价值观

• 0.60

• 0.675

•0.7(仅限UltraScale)

• 0.75

•0.84(仅限UltraScale)

• 0.90

注意:并非所有类型的I/O组都支持所有值。
Syntax
Verilog and VHDL Syntax
Not applicable
XDC Syntax
set_property INTERNAL_VREF {value} get_iobanks bank
Where
• value is the reference voltage value.
XDC Syntax Example

Designate Bank 14 to have a reference voltage of 0.75 Volts

set_property INTERNAL_VREF 0.75 get_iobanks 14
Affected Steps
• I/O planning
• Place Design
• DRC
• report_power

相关推荐
chenlance18 小时前
基于FPGA的激光器多通道数据采集与波形控制系统设计
fpga开发
9527华安21 小时前
FPGA实现GTP高速收发器2路视频传输,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
图像处理·fpga开发·aurora·高速收发器·8b10b·derdes
cjie22121 小时前
lanczos插值引起的振铃现象
计算机视觉·fpga开发
liuluyang53021 小时前
Verilog 中 wire 与 wor 的区别详解
fpga开发·verilog
GateWorld2 天前
LCD显示技术完全指南:原理·制造·驱动·FPGA实现之点屏五 miniLVDS
fpga开发·lcd显示·fpga点亮屏幕·minilvds
nuoxin1142 天前
WILX1200HC-5TG144I替代 LCMXO2-1200HC-5TG144I(富利威)
人工智能·嵌入式硬件·fpga开发·电脑·硬件工程·dsp开发
Bahair_2 天前
【FPGA】使用fdatool设计滤波器系数,使用FIR Compiler导入系数联合滤波
fpga开发
qq_411262423 天前
硬件是ESP32-P4连接LAN8720A,正常初始化之后,设备DHCP失败
stm32·单片机·fpga开发
第二层皮-合肥3 天前
【数据采集专栏】时钟同步(有时钟卡方案)
fpga开发
XINVRY-FPGA3 天前
XCKU035-2FBVA676I AMD Xilinx Kintex UltraScale FPGA
arm开发·嵌入式硬件·网络安全·fpga开发·硬件工程·信号处理·fpga