vivado INTERNAL_VREF

内部

具有差分输入缓冲器的单端I/O标准需要输入参考

电压(VREF)。当I/O组中需要VREF时,您可以使用专用VREF

引脚作为外部VREF电源,或使用INTERNAL_VREF内部生成的VREF

属性,或者对于UltraScale设备上的HP I/O组,使用通过访问的VREF扫描

HPIO_VREF原语。

INTERNAL_VREF属性指定在I/O存储体上使用内部调节器

为需要参考电压的I/O标准提供电压参考(VREF)。

内部生成的参考电压消除了提供特定VREF的需要

通过印刷电路板(PCB)上的电源轨。这可以减少路由拥塞

在系统级设计上。

提示:当Xilinx设备是板/系统上唯一的设备时,考虑使用内部Vref

需要特定的VREF电压供应电平。

请参阅7系列FPGA SelectIO资源用户指南(UG471)参考2或UltraScale

架构SelectIO资源用户指南(UG571)参考8以获取更多信息。

架构支持

所有架构。

适用对象

•I/O银行(get_iobanks)

价值观

• 0.60

• 0.675

•0.7(仅限UltraScale)

• 0.75

•0.84(仅限UltraScale)

• 0.90

注意:并非所有类型的I/O组都支持所有值。
Syntax
Verilog and VHDL Syntax
Not applicable
XDC Syntax
set_property INTERNAL_VREF {value} get_iobanks bank
Where
• value is the reference voltage value.
XDC Syntax Example

Designate Bank 14 to have a reference voltage of 0.75 Volts

set_property INTERNAL_VREF 0.75 get_iobanks 14
Affected Steps
• I/O planning
• Place Design
• DRC
• report_power

相关推荐
LCMICRO-133108477463 小时前
国产长芯微LP4807完全P2P替代ADA4807,1mA、300MHz 增益带宽、电压反馈运算放大器
arm开发·嵌入式硬件·fpga开发·硬件工程·运算放大器·ada4807
LCMICRO-133108477464 小时前
国产长芯微LP8628完全P2P替代AD8628,零漂移、单电源、输入输出轨到轨高精度运放
arm开发·嵌入式硬件·fpga开发·硬件工程·精密运放·ad8628
芯路行者17 小时前
7 HDLBits —— 验证:编写测试激励文件
fpga开发·verilog·fpga·hdlbits
芯路行者18 小时前
4.1 HDLBits —— 时序逻辑电路之锁存器与触发器
fpga开发·verilog·fpga·hdlbits
芯路行者21 小时前
5 HDLBits —— 构建更大的电路
fpga开发·verilog·fpga·hdlbits
156082072191 天前
直流耦合采集卡前端电路调试
嵌入式硬件·fpga开发
芯路行者1 天前
4.3 HDLBits —— 时序逻辑电路之移位寄存器
fpga开发·verilog·fpga·hdlbits
芯路行者1 天前
4.2 HDLBits —— 时序逻辑电路之计数器
fpga开发·verilog·fpga·hdlbits
FPGA小迷弟1 天前
FPGA时序收敛实战:从约束编写到布局布线优化全流程
fpga开发·fpga·硬件开发
FPGA小迷弟1 天前
AXI4-Stream协议详解与Vivado自定义IP核封装实战
网络协议·tcp/ip·fpga开发·fpga·硬件开发