vivado INTERNAL_VREF

内部

具有差分输入缓冲器的单端I/O标准需要输入参考

电压(VREF)。当I/O组中需要VREF时,您可以使用专用VREF

引脚作为外部VREF电源,或使用INTERNAL_VREF内部生成的VREF

属性,或者对于UltraScale设备上的HP I/O组,使用通过访问的VREF扫描

HPIO_VREF原语。

INTERNAL_VREF属性指定在I/O存储体上使用内部调节器

为需要参考电压的I/O标准提供电压参考(VREF)。

内部生成的参考电压消除了提供特定VREF的需要

通过印刷电路板(PCB)上的电源轨。这可以减少路由拥塞

在系统级设计上。

提示:当Xilinx设备是板/系统上唯一的设备时,考虑使用内部Vref

需要特定的VREF电压供应电平。

请参阅7系列FPGA SelectIO资源用户指南(UG471)[参考2]或UltraScale

架构SelectIO资源用户指南(UG571)[参考8]以获取更多信息。

架构支持

所有架构。

适用对象

•I/O银行(get_iobanks)

价值观

• 0.60

• 0.675

•0.7(仅限UltraScale)

• 0.75

•0.84(仅限UltraScale)

• 0.90

注意:并非所有类型的I/O组都支持所有值。
Syntax
Verilog and VHDL Syntax
Not applicable
XDC Syntax
set_property INTERNAL_VREF {value} [get_iobanks bank]
Where
• value is the reference voltage value.
XDC Syntax Example

Designate Bank 14 to have a reference voltage of 0.75 Volts

set_property INTERNAL_VREF 0.75 [get_iobanks 14]
Affected Steps
• I/O planning
• Place Design
• DRC
• report_power

相关推荐
9527华安8 小时前
Xilinx系列FPGA实现DP1.4视频收发,支持4K60帧分辨率,提供2套工程源码和技术支持
fpga开发·音视频·dp1.4·4k60帧
cycf11 小时前
高速接口基础
fpga开发
forgeda17 小时前
从Vivado集成Lint功能,看FPGA设计的日益ASIC化趋势
fpga开发·vivado·lint·eco·静态检查功能
hexiaoyan8271 天前
国产化FPGA开发板:2050-基于JFMK50T4(XC7A50T)的核心板
fpga开发·工业图像输出·vc709e板卡·zynq 通用计算平台·模拟型号处理
雨洛lhw1 天前
The Xilinx 7 series FPGAs 设计PCB 该选择绑定哪个bank引脚,约束引脚时如何定义引脚电平标准?
fpga开发·bank·电平标准
红糖果仁沙琪玛1 天前
FPGA ad9248驱动
fpga开发
minglie11 天前
XSCT/Vitis 裸机 JTAG 调试与常用命令
fpga开发
沐欣工作室_lvyiyi1 天前
基于FPGA的电梯控制系统设计(论文+源码)
单片机·fpga开发·毕业设计·计算机毕业设计·电子交易系统
阿sir1982 天前
ZYNQ PS XADC读取芯片内部温度值,电压值。
fpga开发
@晓凡2 天前
NIOS ii工程移植路径问题
fpga开发·nios ii