vivado INTERNAL_VREF

内部

具有差分输入缓冲器的单端I/O标准需要输入参考

电压(VREF)。当I/O组中需要VREF时,您可以使用专用VREF

引脚作为外部VREF电源,或使用INTERNAL_VREF内部生成的VREF

属性,或者对于UltraScale设备上的HP I/O组,使用通过访问的VREF扫描

HPIO_VREF原语。

INTERNAL_VREF属性指定在I/O存储体上使用内部调节器

为需要参考电压的I/O标准提供电压参考(VREF)。

内部生成的参考电压消除了提供特定VREF的需要

通过印刷电路板(PCB)上的电源轨。这可以减少路由拥塞

在系统级设计上。

提示:当Xilinx设备是板/系统上唯一的设备时,考虑使用内部Vref

需要特定的VREF电压供应电平。

请参阅7系列FPGA SelectIO资源用户指南(UG471)[参考2]或UltraScale

架构SelectIO资源用户指南(UG571)[参考8]以获取更多信息。

架构支持

所有架构。

适用对象

•I/O银行(get_iobanks)

价值观

• 0.60

• 0.675

•0.7(仅限UltraScale)

• 0.75

•0.84(仅限UltraScale)

• 0.90

注意:并非所有类型的I/O组都支持所有值。
Syntax
Verilog and VHDL Syntax
Not applicable
XDC Syntax
set_property INTERNAL_VREF {value} [get_iobanks bank]
Where
• value is the reference voltage value.
XDC Syntax Example

Designate Bank 14 to have a reference voltage of 0.75 Volts

set_property INTERNAL_VREF 0.75 [get_iobanks 14]
Affected Steps
• I/O planning
• Place Design
• DRC
• report_power

相关推荐
周湘zx1 小时前
项目三:信号源的FPGA实现
fpga开发
9527华安3 小时前
FPGA多路MIPI转FPD-Link视频缩放拼接显示,基于IMX327+FPD953架构,提供2套工程源码和技术支持
fpga开发·架构·音视频
上理考研周导师3 小时前
【FPGA】ISE13.4操作手册,新建工程示例
fpga开发
技术小白爱FPGA5 小时前
Xilinx 平台 drp 动态调节 mmcm
fpga开发
北京太速科技股份有限公司8 小时前
太速科技-889-基于RFSOC XCZU49DR的 16T16R的软件无线电硬件
fpga开发
stm 学习ing9 小时前
HDLBits训练5
c语言·fpga开发·fpga·eda·hdlbits·pld·hdl语言
超能力MAX9 小时前
IIC驱动EEPROM
单片机·嵌入式硬件·fpga开发
吉大一菜鸡1 天前
FPGA学习(基于小梅哥Xilinx FPGA)学习笔记
笔记·学习·fpga开发
9527华安1 天前
FPGA实现MIPI转FPD-Link车载同轴视频传输方案,基于IMX327+FPD953架构,提供工程源码和技术支持
fpga开发·架构·mipi·imx327·fpd-link·fpd953