vivado INTERNAL_VREF

内部

具有差分输入缓冲器的单端I/O标准需要输入参考

电压(VREF)。当I/O组中需要VREF时,您可以使用专用VREF

引脚作为外部VREF电源,或使用INTERNAL_VREF内部生成的VREF

属性,或者对于UltraScale设备上的HP I/O组,使用通过访问的VREF扫描

HPIO_VREF原语。

INTERNAL_VREF属性指定在I/O存储体上使用内部调节器

为需要参考电压的I/O标准提供电压参考(VREF)。

内部生成的参考电压消除了提供特定VREF的需要

通过印刷电路板(PCB)上的电源轨。这可以减少路由拥塞

在系统级设计上。

提示:当Xilinx设备是板/系统上唯一的设备时,考虑使用内部Vref

需要特定的VREF电压供应电平。

请参阅7系列FPGA SelectIO资源用户指南(UG471)[参考2]或UltraScale

架构SelectIO资源用户指南(UG571)[参考8]以获取更多信息。

架构支持

所有架构。

适用对象

•I/O银行(get_iobanks)

价值观

• 0.60

• 0.675

•0.7(仅限UltraScale)

• 0.75

•0.84(仅限UltraScale)

• 0.90

注意:并非所有类型的I/O组都支持所有值。
Syntax
Verilog and VHDL Syntax
Not applicable
XDC Syntax
set_property INTERNAL_VREF {value} [get_iobanks bank]
Where
• value is the reference voltage value.
XDC Syntax Example

Designate Bank 14 to have a reference voltage of 0.75 Volts

set_property INTERNAL_VREF 0.75 [get_iobanks 14]
Affected Steps
• I/O planning
• Place Design
• DRC
• report_power

相关推荐
尤老师FPGA5 小时前
LVDS系列8:Xilinx 7系可编程输入延迟(一)
fpga开发
szxinmai主板定制专家12 小时前
基于STM32+FPGA的地震数据采集器软件设计,支持RK3568+FPGA平台
arm开发·fpga开发
傻智智爱吃糖16 小时前
Xilinx 7系列fpga在线升级和跳转
fpga开发
hahaha601621 小时前
ARINC818协议(二)
网络·fpga开发
weixin_467209281 天前
ZYNQ系列SOC或FPGA常用核心电源方案选型
fpga开发
Seele Vollerei❀2 天前
FPGA-DDS技术的波形发生器
fpga开发
2201_755183712 天前
【FPGA】——DDS信号发生器设计
fpga开发
芯语新源2 天前
designware IP如何被FPGA综合
fpga开发
Born_t0ward2 天前
基于FPGA实现BPSK 调制
fpga开发
且听风吟5672 天前
深度为16,位宽8bit的单端口SRAM——学习记录
学习·fpga开发