实习心得—20240725

在实习的过程中,遇到了很多问题,对于fpga开发来说,我一开始值懂得一些皮毛,仅限于读懂代码或者写一些简单的代码,当接触到一个大的项目的时候,我发现很多事情并不是想象中的那么容易。

一个大的项目是由许许多多小的模块构成,小的模块下又包含了许多更加精细的功能。要实现一个个功能,需要经过设计,仿真,验证,调试的过程,而在每一个流程下面,又会产生很多杂碎的问题。

在今天的调皮是过程,我们遇到了下载bit流但是vivado无法出现信号的问题。问题的提示是debug_时钟不匹配的问题,网上说可能是因为hub'时钟与jtag时钟速率不匹配的问题,hub的时钟频率高于jtag仿真器时钟频率,但是经过我查看综合后的原理图,打开层层封装后发现clk与125mhz时钟相连,jtag仿真器的频率为300mhz,在经过重新设计jtag仿真器,将时钟频率改变为100mhz后,还是无法出现波形图。。。。。。

相关推荐
9527华安4 小时前
国产紫光同创FPGA视频采集转SDI编码输出,基于HSSTHP高速接口,提供2套工程源码和技术支持
fpga开发·音视频·紫光同创·sdi·高速接口·hssthp
S&Z34635 小时前
[FPGA基础] 原语简介篇
fpga开发
Dlrbw5 小时前
FPGA——DDS信号发生器设计
笔记·fpga开发
FPGA开源工坊10 小时前
FPGA上实现YOLOv5的一般过程
yolo·fpga开发
S&Z346315 小时前
[FPGA基础] UART篇
fpga开发
szxinmai主板定制专家1 天前
国产RK3568+FPGA以 ‌“实时控制+高精度采集+灵活扩展”‌ 为核心的解决方案
大数据·运维·网络·人工智能·fpga开发·机器人
FPGA_ADDA1 天前
基于FPGA 和DSP 的高性能6U VPX 采集处理板
fpga开发·dsp·6u vpx·8通道采集
FakeOccupational1 天前
fpga系列 HDL:跨时钟域同步 脉冲展宽同步 Pulse Synchronization
fpga开发
丶七年先生1 天前
牛客 verilog入门 VIP
fpga开发
hahaha60161 天前
ARINC818协议(六)
网络·fpga开发