实习心得—20240725

在实习的过程中,遇到了很多问题,对于fpga开发来说,我一开始值懂得一些皮毛,仅限于读懂代码或者写一些简单的代码,当接触到一个大的项目的时候,我发现很多事情并不是想象中的那么容易。

一个大的项目是由许许多多小的模块构成,小的模块下又包含了许多更加精细的功能。要实现一个个功能,需要经过设计,仿真,验证,调试的过程,而在每一个流程下面,又会产生很多杂碎的问题。

在今天的调皮是过程,我们遇到了下载bit流但是vivado无法出现信号的问题。问题的提示是debug_时钟不匹配的问题,网上说可能是因为hub'时钟与jtag时钟速率不匹配的问题,hub的时钟频率高于jtag仿真器时钟频率,但是经过我查看综合后的原理图,打开层层封装后发现clk与125mhz时钟相连,jtag仿真器的频率为300mhz,在经过重新设计jtag仿真器,将时钟频率改变为100mhz后,还是无法出现波形图。。。。。。

相关推荐
bigbig猩猩7 小时前
FPGA(现场可编程门阵列)的时序分析
fpga开发
Terasic友晶科技12 小时前
第2篇 使用Intel FPGA Monitor Program创建基于ARM处理器的汇编或C语言工程<二>
fpga开发·汇编语言和c语言
码农阿豪13 小时前
基于Zynq FPGA对雷龙SD NAND的测试
fpga开发·sd nand·spi nand·spi nand flash·工业级tf卡·嵌入式tf卡
江山如画,佳人北望14 小时前
EDA技术简介
fpga开发
淘晶驰AK14 小时前
电子设计竞赛准备经历分享
嵌入式硬件·fpga开发
最好有梦想~14 小时前
FPGA时序分析和约束学习笔记(4、IO传输模型)
笔记·学习·fpga开发
檀越剑指大厂15 小时前
【基于Zynq FPGA对雷龙SD NAND的测试】
fpga开发
9527华安2 天前
FPGA视频GTH 8b/10b编解码转PCIE3.0传输,基于XDMA中断架构,提供工程源码和技术支持
fpga开发·音视频·pcie·gth·xdma·pcie3.0
爱奔跑的虎子2 天前
FPGA实现以太网(一)、以太网基础知识
fpga开发·以太网·fpga·vivado
li星野2 天前
PL端:LED闪烁
fpga开发·zynq