实习心得—20240725

在实习的过程中,遇到了很多问题,对于fpga开发来说,我一开始值懂得一些皮毛,仅限于读懂代码或者写一些简单的代码,当接触到一个大的项目的时候,我发现很多事情并不是想象中的那么容易。

一个大的项目是由许许多多小的模块构成,小的模块下又包含了许多更加精细的功能。要实现一个个功能,需要经过设计,仿真,验证,调试的过程,而在每一个流程下面,又会产生很多杂碎的问题。

在今天的调皮是过程,我们遇到了下载bit流但是vivado无法出现信号的问题。问题的提示是debug_时钟不匹配的问题,网上说可能是因为hub'时钟与jtag时钟速率不匹配的问题,hub的时钟频率高于jtag仿真器时钟频率,但是经过我查看综合后的原理图,打开层层封装后发现clk与125mhz时钟相连,jtag仿真器的频率为300mhz,在经过重新设计jtag仿真器,将时钟频率改变为100mhz后,还是无法出现波形图。。。。。。

相关推荐
深圳市雷龙发展有限公司longsto2 分钟前
基于FPGA(现场可编程门阵列)的SD NAND图片显示系统是一个复杂的项目,它涉及硬件设计、FPGA编程、SD卡接口、NAND闪存控制以及图像显示等多个方面
fpga开发
9527华安5 小时前
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出,基于XDMA+GTH架构,提供工程源码和技术支持
网络·fpga开发·udp·音视频·xdma·pcie3.0·万兆网
able陈5 小时前
为什么verilog中递归函数需要定义为automatic?
fpga开发
fei_sun5 小时前
【Verilog】第二章作业
fpga开发·verilog
碎碎思6 小时前
如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目
fpga开发·接口隔离原则
江山如画,佳人北望8 小时前
fpga-状态机的设计及应用
fpga开发
晓晓暮雨潇潇10 小时前
Xilinx IP核(3)XADC IP核
fpga开发·vivado·xadc·ip核
CWNULT10 小时前
AMD(Xilinx) FPGA配置Flash大小选择
fpga开发
碎碎思1 天前
很能体现FPGA硬件思维的一道面试题
fpga开发
9527华安1 天前
FPGA实现PCIE3.0视频采集转SFP光口千兆UDP网络输出,基于XDMA+GTH架构,提供2套工程源码和技术支持
网络·fpga开发·udp·音视频·xdma·pcie3.0